技术编号:37476052
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及反馈控制电路,尤其涉及一种基于低压差线性稳压器电路的锁相环电路以及芯片。背景技术、锁相环(phase locked loop,pll)电路是一种利用相位同步产生的电压,去调谐压控振荡器以产生目标频率的负反馈控制电路。pll电路被广泛地应用于集成电路中用于时钟信号的处理。在很多的场合,pll的输出时钟信号需要有精准的频率。、一般地,pll电路包括:鉴频鉴相器(phase frequency detector,pfd)、电荷泵(charge pump,cp)、环路滤波器(loop pa...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。