技术编号：37803422
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本公开总体上涉及数字电路领域，并且具体来说，涉及数字电路中潜在时序违例的检测。背景技术、已经提出通过修改提供给集成电路的区域的时钟频率和/或电源电压来提高电路性能和/或降低能耗。、然而，在超过时钟频率和电源电压限制所对应的某个工作点后，电路将不再正常工作。具体来说，如果集成电路的同步装置中的一个或更多个发生时序违例，集成电路将不再保持正确的功能。同步装置包括触发器(flip-flop)、存储器和锁存器。这类装置通常由建立时间(setup time)ts表征，应该遵守该建立时间以确保稳定性。建...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。