技术编号:5955764
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体,尤其涉及一种寄生电容的测量方法以及一种栅介质层厚度的计算方法。背景技术在建立器件模型时,用于提取器件寄生电容的测试结构会不同程度的包含一部分互联寄生电容。其中,在提取栅电极层对半导体衬底的寄生电容(即固有寄生电容)时,会包含栅极金属插塞对半导体衬底的寄生电容(即互联寄生电容)。如果在提取器件模型时,不减去这部分互联寄生电容,最后生成器件模型时,这部分互联寄生电容就会包括在模型中。提取电路网表时,倘若也提取了这部分互联寄生电容,就会使得最后...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。