专利名称：寄生电容的测量方法以及栅介质层厚度的计算方法
技术领域：
本发明涉及半导体技术领域，尤其涉及一种寄生电容的测量方法以及一种栅介质层厚度的计算方法。
背景技术：
在建立器件模型时，用于提取器件寄生电容的测试结构会不同程度的包含一部分互联寄生电容。其中，在提取栅电极层对半导体衬底的寄生电容(即固有寄生电容)时，会包含栅极金属插塞对半导体衬底的寄生电容(即互联寄生电容)。如果在提取器件模型时，不减去这部分互联寄生电容，最后生成器件模型时，这部分互联寄生电容就会包括在模型中。提取电路网表时，倘若也提取了这部分互联寄生电容，就会使得最后得到的各项被测半导体结构性能参数的测量值与实际值产生误差，尤其是栅介质层厚度的测量值。 由于所述栅介质层的厚度与所述被测半导体结构处于积累区时的固有寄生电容成反比。当所述栅介质层的厚度较小时，所述被测半导体结构处于积累区时的固有寄生电容值相较于所述互联寄生电容值较大，所述互联寄生电容对所述栅介质层厚度测量值的影响可以忽略不计；当所述栅介质层的厚度较大时，所述被测半导体结构处于积累区时的固有寄生电容值和所述互联寄生电容值在同一数量级，此时，所述互联寄生电容值对所述栅介质层厚度测量值的影响不能再忽略。而现有技术中测量所述被测半导体结构的各项寄生电容值时，需要较大尺寸的版图。在公开号为CN101770965A的中国专利文件中还可以发现更多关于寄生电容的测
量方法。
发明内容
本发明解决的问题是现有技术中测量所述互联寄生电容值的方法，所需要的版图尺寸较大。为解决上述问题，本发明提供了一下技术方案一种寄生电容的测量方法，包括提供被测半导体结构，所述被测半导体结构包括半导体衬底，与所述半导体衬底相连的衬底金属插塞；位于所述半导体衬底表面的栅极结构，所述栅极结构包括栅介质层与位于所述栅介质层表面的栅电极层，以及与所述栅电极层相连的栅极金属插塞；位于所述栅极结构两侧的半导体衬底内的源、漏区，以及分别与所述源、漏区相连的源区金属插塞和漏区金属插塞；覆盖所述栅极结构和半导体衬底的绝缘层；还包括调节所述被测半导体结构的测试条件，使所述被测半导体结构的沟道区处于反型区，分别测量所述半导体衬底与栅极结构之间的第一寄生电容，以及所述半导体衬底与栅电极层之间的第二电容；利用所述第一寄生电容和第二寄生电容，计算所述半导体衬底与栅极金属插塞之间的第三寄生电容。优选的，所述分别测量所述半导体衬底与栅极结构之间的第一寄生电容，以及所述半导体衬底与栅电极层之间的第二电容具体包括将所述栅极金属插塞置于接地端，并对所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时施加同一偏置电压，测量所述半导体衬底与栅极结构之间的第一电容；保持所述栅极金属插塞置于接地端，将所述衬底金属插塞置于另一接地端，并对所述源区金属插塞、漏区金属插塞再次施加上述偏置电压，测量所述半导体衬底与栅电极层之间的第二电容。优选的，所述将所述栅极金属插塞置于接地端，并对所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时施加同一偏置电压，测量所述半导体衬底与栅极结构之间的第一电容具体为
将所述栅极金属插塞与第一 LCR测试仪的接地端电连接，然后将所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时与第一 LCR测试仪的电压接入端电连接，对所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时施加同一偏置电压，测得所述半导体衬底与栅极结构之间的第一电容。优选的，所述保持所述栅极金属插塞置于接地端，将所述衬底金属插塞置于另一接地端，然后对所述源区金属插塞、漏区金属插塞再次施加上述偏置电压，测量所述半导体衬底与栅电极层之间的第二电容具体为保持所述栅极金属插塞与第一 LCR测试仪的接地端电连接，将所述衬底金属插塞与第二 LCR测试仪的接地端电连接，然后将所述源区金属插塞、漏区金属插塞同时与第一LCR测试仪的电压接入端电连接，对所述源区金属插塞、漏区金属插塞再次施加上述偏置电压，测得所述半导体衬底与栅电极层之间的第二电容。优选的，所述第一 LCR测试仪为安捷伦LCR测试仪4284 ;所述第二 LCR测试仪为安捷伦LCR测试仪4156。优选的，所述被测半导体结构为NMOS晶体管时，所述偏置电压为所述被测半导体结构的负工作电压；所述被测半导体结构为PMOS晶体管时，所述偏置电压为所述被测半导体结构的正工作电压。优选的，利用所述第一寄生电容和第二寄生电容，计算所述半导体衬底与栅极金属插塞之间的第三寄生电容的关系式为所述第三寄生电容=所述第一寄生电容-所述第二寄生电容。一种栅介质层厚度的计算方法，所述栅介质层为权利要求I中所述被测半导体结构的栅介质层，包括利用权利要求上述所述的测量方法，得到所述栅极属插塞与半导体衬底之间的第
三寄生电容值；调节所述被测半导体结构的测试条件，使所述被测半导体结构的沟道区处于积累区，测量所述半导体衬底与栅极结构之间的第四寄生电容值；利用所述第三寄生电容值和第四寄生电容值，计算所述半导体衬底与栅电极层之间的第五寄生电容值；利用所述第五寄生电容值，计算所述栅介质层的厚度。
优选的，所述测量所述半导体衬底与栅极结构之间的第四寄生电容值具体为将所述栅极金属插塞置于接地端，然后对所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时施加同一偏置电压，测量所述半导体衬底与栅极结构之间的第四寄生电容值。优选的，所述测量所述半导体衬底与栅极结构之间的第四寄生电容更具体为将所述栅极金属插塞与第一 LCR测试仪的接地端电连接，并将所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时与第一 LCR测试仪的电压接入端电连接，对所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时施加同一偏置电压，测得所述半导体衬底与栅极结构之间的第四寄生电容。优选的，所述第一 LCR测试仪为安捷伦LCR测试仪4284。
优选的，所述被测半导体结构为NMOS晶体管时，所述偏置电压为所述被测半导体结构的正工作电压；所述被测半导体结构为PMOS晶体管时，所述偏置电压为所述被测半导体结构的负工作电压。优选的，所述利用所述第三寄生电容和第四寄生电容，计算所述半导体衬底与栅电极层之间的第五寄生电容的关系式为第五寄生电容=第四寄生电容-第三寄生电容。优选的，利用所述第五寄生电容值，计算所述栅介质层的厚度的关系式为Tox = ；
('5其中，Tox表示所述被测半导体结构栅介质层的厚度;C5表示所述被测半导体结构的沟道区处于积累区时，所述半导体衬底与所述栅电极层之间的寄生电容；ε表示相对介电常数；ε ^表示真空介电常数；A表示所述栅介质层的横截面积。与现有技术相比，本发明具有以下优点本发明所提供的寄生电容的测量方法，通过调节所述被测半导体结构的测试条件，使所述被测半导体结构的沟道区处于反型区，然后分别测量所述半导体衬底与所述栅极结构之间的第一寄生电容(即所述半导体衬底与栅电极层之间的固有寄生电容和所述半导体衬底与栅极金属插塞之间的互联寄生电容的总和)，以及所述半导体衬底与栅电极层之间的第二寄生电容(即固有寄生电容)，再利用所述第一寄生电容与所述第二寄生电容之间的数值关系，即可得到所述半导体衬底与栅极金属插塞之间的第三寄生电容值，即所述半导体衬底与栅极金属插塞之间的互联寄生电容值。本发明所提供的测量方法，只需利用一个被测半导体结构，即可测量得到所述半导体结构的各项寄生电容值，相较于现有技术中的测量方法，降低了对版图尺寸的要求。
图I是现有技术中被测半导体结构的结构示意图；图2为图I中所述被测半导体结构的固有寄生电容的结构示意图；图3为图I中所述被测半导体结构的互联寄生电容的结构示意图；图4是现有技术中额外被测半导体结构的结构示意5为本发明实施例一中所提供的寄生电容测量方法的流程示意图6为本发明实施例一中所提供的测量所述被测半导体结构固有寄生电容和互联寄生电容之和时的电路连接示意图；图7为本发明实施例一中所提供的测量所述被测半导体结构固有寄生电容时的电路连接不意图；图8为本发明实施例二中所提供的对所述被测半导体结构的栅极电极层施加不同偏置电压时，所述栅电极层与半导体衬底之间固有寄生电容值的变化曲线，和所述栅电极层与半导体衬底之间固有寄生电容以及所述栅极金属插塞与半导体衬底之间互联寄生电容之和的变化曲线。
具体实施方式
如图I所示，现有技术中被测半导体结构包括半导体衬底100 ;位于所述半导体衬底100表面的栅极结构，所述栅极结构包括栅介质层101与位于所述栅介质层101表面的栅电极层102 ;位于所述栅极结构两侧的半导体衬底100内的源区103和漏区104 ;覆盖所述栅极结构和半导体衬底100的绝缘层105，所述绝缘层105内具有多个金属插塞(106，107，108)，且所述金属插塞贯穿所述绝缘层105，并分别与所述栅电极层102顶端、源区103、漏区104顶端电连接；所述半导体衬底100内也具有一个金属插塞109,该金属插塞109与所述半导体衬底100电连接。其中，所述栅电极层102与所述半导体衬底100之间会产生一个电容，即固有寄生电容，如图2所示，其介质为栅介质层101 ;所述栅极金属插塞106与所述半导体衬底100的之间也会产生一个电容，即互联寄生电容，如图3所示，其介质为绝缘层105。正如背景技术部分所述，现有技术中测量所述被测半导体结构的各项寄生电容值时，需要较大尺寸的版图。发明人研究发现，这是由于现有技术中在对所述半导体结构的各项寄生电容值时，需要在制作所述被测半导体结构的版图上，再另外制作一个额外被测半导体结构，来用于测量所述栅极金属插塞106与半导体衬底100之间的互联寄生电容值。所述额外被测半导体结构的结构示意图如图4所示，从图4中可以看出，相较于所述被测半导体结构，所述额外被测半导体结构中，所述栅极金属插塞106与所述栅电极层102之间的电连接为断开状态，其余结构部分与所述被测半导体结构完全相同。具体测量时，由于所述额外被测半导体结构中，栅极金属插塞106与所述栅电极层102之间的电连接已经断开，因此，只需测量所述额外被测半导体结构中栅极金属插塞106与半导体衬底100之间的寄生电容值，即可得到所述栅极金属插塞106与半导体衬底100之间的互联寄生电容值。由上可知，现有技术中在测量所述被测半导体结构的各项寄生电容值时，需要在版图上制作被测半导体结构和额外被测半导体结构两个半导体结构，其中，所述额外被测半导体结构仅用于测量所述栅极金属插塞106与所述半导体衬底100之间的互联寄生电容值，所述被测半导体结构用于测量所述半导体结构的其他各项寄生电容值，从而需要较大尺寸的版图。有鉴于此，本发明提供了一种寄生电容的测量方法，只需较小尺寸的版图即可完成所述被测半导体结构中各项寄生电容值的测量，从而降低了测量所述被测半导体结构中各项寄生电容值时，对版图尺寸的要求。下面结合说明书中的附图对本发明所提供的测量方法进行详细描述。实施例一参考图5所示，本发明实施例所提供的寄生电容的测量方法包括步骤SlOl :提供被测半导体结构。所述被测半导体结构，如图I所示，包括半导体衬底100，与所述半导体衬底100相连的衬底金属插塞109 ;位于所述半导体衬底100表面的栅极结构，所述栅极结构包括栅介质层101与位于所述栅介质层101表面的栅电极层102，以及与所述栅电极层102相连的栅极金属插塞106 ;位于所述栅极结构两侧的半导体衬底内的源区103、漏区104，以及分别与所述源区103、漏区104相连的源区金属插塞107和漏区金属插塞108 ;覆盖所述栅极结构和半导体衬底100的绝缘层105。步骤S102 :调节所述被测半导体结构的测试条件，使所述被测半导体结构的沟道 区处于反型区，分别测量所述半导体衬底100与栅极结构之间的第一寄生电容值，以及所述半导体衬底100与栅电极层102之间的第二寄生电容值。首先，调节所述被测半导体结构的测试条件，使所述被测半导体结构的沟道区处于反型区，然后将所述被测半导体结构的栅极金属插塞106置于接地端，并对所述被测半导体结构的衬底金属插塞109、源区金属插塞107以及漏区金属插塞108同时施加同一偏置电压，测量所述半导体衬底100与栅极结构之间的第一寄生电容值Cl，即所述被测半导体结构的沟道区处于反型区时，所述半导体衬底100与栅电极层102之间的固有寄生电容值与所述半导体衬底100与栅极金属插塞106之间的互联寄生电容值之和。测得所述被测半导体结构的沟道区处于反型区时，所述半导体衬底100与所述栅极结构之间的第一寄生电容值Cl后，保持所述测试条件不变，且保持所述栅极金属插塞106仍置于接地端，然后将所述衬底金属插塞109置于另一接地端，并对所述源区金属插塞107、漏区金属插塞108再次施加上述偏置电压，测量所述半导体衬底100与所述栅电极层102之间的第二寄生电容值C2。其中，所述另一接地端为不同于与所述栅极金属插塞106相连的其他任一接地端，即在本发明实施例中只要保证所述半导体衬底100接地，且不和所述栅电极层102与同一接地端电连接即可，对其具体接地方式并不做严格限定。需要说明的是，所述偏置电压为所述被测半导体结构的工作电压，具体的，当所述被测半导体结构为NMOS晶体管时，所述偏置电压为所述被测半导体结构的负工作电压；当所述被测半导体结构为PMOS晶体管时，所述偏置电压为所述被测半导体结构的正工作电压。还需要说明的是，由于本发明实施例中所述被测半导体结构中的半导体衬底100与栅电极层102同样与接地端相连，因此，所述被测半导体结构中半导体衬底100与所述栅电极层102之间的电位差为零，从而消除了所述栅极金属插塞106对所述半导体衬底100的互联寄生电容。又因为所述被测半导体结构测试条件保持不变，即此时所述被测半导体结构仍处于反型区，因此，此时测得的所述半导体衬底100与所述栅电极层102之间的第二电容值C2，即为所述被测半导体结构处于反型区时，所述半导体衬底100与栅电极层102之间的固有寄生电容值。以所述被测半导体结构为NMOS晶体管，并且利用LCR测试仪测量该被测半导体结构中的各项寄生电容值为例，对本发明实施例所提供的寄生电容的测量方法进行具体描述。首先，调节LCR测试仪至标准测试条件，即将所述LCR测试仪的交流小信号电压设置为30mv，并将所述LCR测试仪的频率调节为IOOkHz。然后依照图6所示的连接关系，将所述栅极金属插塞106与第一 LCR测试仪110的接地端LP/LC电连接，然后将所述源区金属插塞107、漏区金属插塞108以及衬底金属插塞109同时与第一 LCR测试仪110的电压接入端HP/HC电连接，对所述源区金属插塞107、漏区金属插塞108以及衬底金属插塞109同时施加同一偏置电压，即可在第一 LCR测试仪110上测得所述半导体衬底100与栅极结构之间的第一电容Cl，即所述被测半导体结构的沟道区处于反型区时，所述半导体衬底100与栅电极层102之间的固有寄生电容值以及所述半导体衬底100与栅极金属插塞106之间的互联寄生电容值之和。测得所述被测半导体结构的沟道区处于反型区时，所述半导体衬底100与所述栅极结构之间的第一寄生电容值Cl后，参考图7所示，改变所述被测半导体结构的电 连接关系，具体为保持所述栅极金属插塞106与第一 LCR测试仪110的接地端LP/LC的电连接不变，将所述衬底金属插塞109与第二 LCR测试仪111的接地端SMU-B电连接，然后将所述源区金属插塞107、漏区金属插塞108同时与第一 LCR测试仪110的电压接入端HP/HC电连接，对所述源区金属插塞107以及漏区金属插塞108再次施加上述偏置电压，即可在第一LCR测试仪110上测得所述半导体衬底100与栅电极层102之间的第二电容C2，即所述被测半导体结构的沟道区处于反型区时，所述半导体衬底100与栅电极层102之间的固有寄生电容值。需要说明的是，本发明实施例中所提供的所述LCR测试仪的测试条件为默认标准测试条件，但本发明对此并不做限定，只要所述LCR测试仪在所提供的测试条件下，能够获得稳定的测量结果即可。还需要说明的是，本发明实施例中所提供的第一 LCR测试仪110优选为安捷伦LCR测试仪4284，第二 LCR测试仪111优选为安捷伦LCR测试仪4156。步骤S 103 :利用所述第一寄生电容值Cl和第二寄生电容值C2，计算所述半导体衬底100与栅极金属插塞106之间的第三寄生电容值C3。由步骤S102可知，利用图6所示的电连接关系，可以获得所述被测半导体结构的沟道区处于反型区时，所述栅电极层102对所述半导体衬底100的固有电容值以及所述栅极金属插塞106对被测半导体衬底100的互联寄生电容值之和，即第一寄生电容值Cl。利用图7所示的电连接关系，可以获得所述被测半导体结构的沟道区处于反型区时，所述栅电极层102对所述半导体衬底100的固有寄生电容值，即第二寄生电容值C2。因此，只需利用所述栅电极层102对所述半导体衬底100的固有电容值以及所述栅极金属插塞106对被测半导体衬底100的互联寄生电容值之和(即第一电容值Cl),减去所述栅电极层102对所述半导体衬底100的固有寄生电容值(即第二电容值C2)，即可得到所述栅极属插塞106与半导体衬底100之间的第三寄生电容值C3，即所述栅极属插塞106与半导体衬底100之间的互联寄生电容值，其数学表达式为所述第三寄生电容C3=所述第一寄生电容Cl-所述第二寄生电容C2。综上所述，本发明所提供的寄生电容的测量方法，是先通过调节所述被测半导体结构的测试条件，使所述被测半导体结构的沟道区处于反型区，然后再通过改变所述被测半导体结构测量时的电连接关系，分别测得所述半导体衬底100与所述栅极结构之间的第一寄生电容Cl (即所述半导体衬底100与栅电极层102之间的固有寄生电容和所述半导体衬底100与栅极金属插塞106之间的互联寄生电容的总和)，以及所述半导体衬底100与栅电极层102之间的第二寄生电容C2(即所述半导体衬底100与栅电极层102之间的固有寄生电容值)，最后再利用所述第一寄生电容值与所述第二寄生电容值之间的数值关系，即可计算得到所述半导体衬底100与栅极金属插塞106之间的第三寄生电容值C3，即所述半导体衬底100与栅极金属插塞106之间的互联寄生电容值。由此可见，本发明所提供的测量方法，只需利用一个被测半导体结构，即可测量得到所述半导体结构中的各项寄生电容值，相较于现有技术中的测量方法，减少了一个额外被测半导体结构，将对版图的尺寸要求降低了一倍。实施例二 本发明实施例还提供了一种栅介质层厚度的计算方法，下面以所述被测半导体结构为NMOS晶体管为例,对其进行详细介绍。 如图8所示，图8中给出了所述被测半导体结构为NMOS晶体管时，对所述栅极电极层102施加不同电压，所述栅电极层102与半导体衬底100之间固有寄生电容值的变化曲线，和所述栅电极层102与半导体衬底100之间固有寄生电容以及所述栅极金属插塞106与半导体衬底100之间互联寄生电容之和的变化曲线。其中，曲线I为所述栅电极层102与半导体衬底100之间固有寄生电容值以及所述栅极金属插塞106与半导体衬底100之间互联寄生电容值之和的变化曲线；曲线2为所述栅电极层102与半导体衬底100之间固有寄生电容的变化曲线。当对所述被测半导体结构的栅极电极层102施加的偏置电压远小于O时，所述被测半导体结构的沟道区处于积累区，当对所述被测半导体结构的栅电极层施加的偏置电压远大于O时，所述被测半导体机构处于反型区。由于所述被测半导体结构中栅介质层101厚度的计算，需要获得所述被测半导体结构的沟道区处于积累区时，所述栅电极层102对所述半导体衬底100的固有寄生电容值。由图8中可知，所述被测半导体结构的沟道区处于积累区时，所述栅电极层102与所述半导体衬底100之间的固有寄生电容值无法直接获得，而所述被测半导体结构的沟道区处于积累区和反型区时，所述栅极金属插塞106与所述半导体衬底100之间的互联寄生电容值保持不变。因此，在计算所述栅介质层101的厚度时，可以先利用本发明实施例一中所提供的寄生电容的测量方法，计算出所述被测半导体结构中栅极金属插塞106对半导体衬底100的互联寄生电容值。然后再调节所述被测半导体结构的测试条件，使所述被测半导体结构的沟道区处于积累区，测量所述半导体衬底100与栅极结构之间的第四寄生电容值C4，即所述被测半导体结构的沟道区处于积累区时，所述半导体衬底100与所述栅电极层102之间的固有寄生电容值以及所述半导体衬底100与栅极金属插塞106之间的互联寄生电容值之和。其中，所述测量所述半导体衬底100与栅极结构之间的第四寄生电容具体为将所述栅极金属插塞106置于接地端，然后对所述衬底金属插塞109、源区金属插塞107以及漏区金属插塞108同时施加同一偏置电压，从而测得所述半导体衬底100与栅极结构之间的第四寄生电容。以LCR测试仪为例，该测量方法的具体实施包括首先，调节LCR测试仪至标准测试条件，即将所述LCR测试仪的交流小信号电压设置为30mv，并将所述LCR测试仪的频率调节为IOOkHz。然后依照图6所示的连接关系，将所述栅极金属插塞106与第一 LCR测试仪110的接地端LP/LC电连接，对所述栅极金属插塞106施加低电平电压，并将所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时与第一 LCR测试仪110的电压接入端HP/HC电连接，对所述衬底金属插塞109、源区金属插塞107以及漏区金属插塞108同时施加同一偏置电压，即可从第一 LCR测试仪110上获得所述半导体衬底100与栅极结构之间的第四寄生电容值C4。需要说明的是，本发明实施例中的所述偏置电压为所述被测半导体结构的负工作电压，而在本发明的其他实施例中，当所述被测半导体结构为PMOS晶体管时，其测量电路的具体连接关系不变，只需将所述偏置电压调整为所述被测半导体结构的正工作电压即可。优选的，所述第一 LCR测试仪110为安捷伦LCR测试仪4284。 测得所述被测半导体结构的沟道区处于积累区时，所述半导体衬底100与栅极结构之间的第四寄生电容值后，即获得所述半导体衬底100与栅电极层102之间的固有寄生电容值以及所述半导体衬底100与栅极金属插塞106之间的互联寄生电容值之和以后，再根据所述半导体衬底100与栅极结构之间的第四寄生电容值C4、所述半导体衬底100与栅电极层102之间的固有寄生电容值C5、所述半导体衬底100与栅极金属插塞106之间的互联寄生电容值C3三者间的关系，即可利用计算公式第五寄生电容=第四寄生电容-第三寄生电容；获得所述被测半导体结构的沟道区处于积累区时，所述半导体衬底100与所述栅电极层102之间的固有寄生电容值C5。最后，再利用所述栅介质层101厚度以及所述被测半导体结构的沟道区处于积累区时，所述半导体衬底100与所述栅电极层102之间的固有寄生电容值的关系式Tox = ；
C 5即可计算得到所述被测半导体结构中，所述栅介质层101的厚度。其中，Tox表示所述被测半导体结构中栅介质层101的厚度；C5表示所述被测半导体结构的沟道区处于积累区时，所述半导体衬底100与所述栅电极层102之间的固有寄生电容值；ε表示相对介电常数；ε ^表示真空介电常数;Α表示所述栅介质层的横截面积。需要说明的是，上述栅介质层厚度101的计算公式中，其他几项参数的获得已为本领域技术人员所熟知，具体方法可参考相关书籍，这里不再赘述。综上所述，本发明实施例所提供的栅介质层厚度的计算方法，只需要利用一个被测半导体结构，通过改变所述被测半导体结构的测试条件，以及不同测试条件下，所述被测半导体结构的测量电路连接关系，能够测得所述被测半导体结构的各项寄生电容值，然后再利用相关计算公式，即可计算得到所述被测半导体结构中所述栅介质层的厚度。相较于现有技术中所述栅介质层厚度的计算方法，减少了一个额外被测半导体结构，降低了对版图的尺寸要求。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案 的保护范围。
权利要求
1.ー种寄生电容的測量方法，其特征在于，包括 提供被测半导体结构，所述被测半导体结构包括半导体衬底，与所述半导体衬底相连的衬底金属插塞；位于所述半导体衬底表面的栅极结构，所述栅极结构包括栅介质层与位于所述栅介质层表面的栅电极层，以及与所述栅电极层相连的栅极金属插塞；位于所述栅极结构两侧的半导体衬底内的源、漏区，以及分别与所述源、漏区相连的源区金属插塞和漏区金属插塞；覆盖所述栅极结构和半导体衬底的绝缘层； 还包括 调节所述被测半导体结构的测试条件，使所述被测半导体结构的沟道区处于反型区，分别测量所述半导体衬底与栅极结构之间的第一寄生电容，以及所述半导体衬底与栅电极层之间的第二电容； 利用所述第一寄生电容和第二寄生电容，计算所述半导体衬底与栅极金属插塞之间的第三寄生电容。
2.如权利要求I所述的测量方法，其特征在于，所述分别測量所述半导体衬底与栅极结构之间的第一寄生电容，以及所述半导体衬底与栅电极层之间的第二电容具体包括 将所述栅极金属插塞置于接地端，并对所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时施加同一偏置电压，测量所述半导体衬底与栅极结构之间的第一电容； 保持所述栅极金属插塞置于接地端，将所述衬底金属插塞置于另ー接地端，并对所述源区金属插塞、漏区金属插塞再次施加上述偏置电压，測量所述半导体衬底与栅电极层之间的第二电容。
3.如权利要求2所述的测量方法，其特征在于，所述将所述栅极金属插塞置于接地端，并对所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时施加同一偏置电压，測量所述半导体衬底与栅极结构之间的第一电容具体为 将所述栅极金属插塞与第一 LCR测试仪的接地端电连接，然后将所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时与第一 LCR测试仪的电压接入端电连接，对所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时施加同一偏置电压，测得所述半导体衬底与栅极结构之间的第一电容。
4.如权利要求2所述的测量方法，其特征在干，所述保持所述栅极金属插塞置于接地端，将所述衬底金属插塞置于另ー接地端，然后对所述源区金属插塞、漏区金属插塞再次施加上述偏置电压，測量所述半导体衬底与栅电极层之间的第二电容具体为 保持所述栅极金属插塞与第一 LCR测试仪的接地端电连接，将所述衬底金属插塞与第ニ LCR测试仪的接地端电连接，然后将所述源区金属插塞、漏区金属插塞同时与第一 LCR测试仪的电压接入端电连接，对所述源区金属插塞、漏区金属插塞再次施加上述偏置电压，测得所述半导体衬底与栅电极层之间的第二电容。
5.如权利要求2或3所述的测量方法，其特征在于，所述第一LCR测试仪为安捷伦LCR测试仪4284 ;所述第二 LCR测试仪为安捷伦LCR测试仪4156。
6.如权利要求2所述的测量方法，其特征在于，所述偏置电压为所述被测半导体结构的工作电压。
7.如权利要求6所述的测量方法，其特征在于，所述被测半导体结构为NMOS晶体管吋，所述偏置电压为所述被测半导体结构的负工作电压；所述被测半导体结构为PMOS晶体管时，所述偏置电压为所述被测半导体结构的正工作电压。
8.如权利要求I所述的测量方法，其特征在于，利用所述第一寄生电容和第二寄生电容，计算所述半导体衬底与栅极金属插塞之间的第三寄生电容的关系式为 所述第三寄生电容=所述第一寄生电容-所述第二寄生电容。
9.一种栅介质层厚度的计算方法，所述栅介质层为权利要求I中所述被测半导体结构的栅介质层，其特征在于，包括 利用权利要求1-8任一项所述的測量方法，得到所述栅极属插塞与半导体衬底之间的第三寄生电容值； 调节所述被测半导体结构的测试条件，使所述被测半导体结构的沟道区处于积累区，測量所述半导体衬底与栅极结构之间的第四寄生电容值； 利用所述第三寄生电容值和第四寄生电容值，计算所述半导体衬底与栅电极层之间的第五寄生电容值； 利用所述第五寄生电容值，计算所述栅介质层的厚度。
10.如权利要求9所述的计算方法，其特征在于，所述测量所述半导体衬底与栅极结构之间的第四寄生电容值具体为 将所述栅极金属插塞置于接地端，然后对所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时施加同一偏置电压，測量所述半导体衬底与栅极结构之间的第四寄生电容值。
11.如权利要求10所述的计算方法，其特征在于，所述测量所述半导体衬底与栅极结构之间的第四寄生电容更具体为 将所述栅极金属插塞与第一 LCR测试仪的接地端电连接，并将所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时与第一 LCR测试仪的电压接入端电连接，对所述衬底金属插塞、源区金属插塞以及漏区金属插塞同时施加同一偏置电压，测得所述半导体衬底与栅极结构之间的第四寄生电容。
12.如权利要求11所述的计算方法，其特征在于，所述第一LCR测试仪为安捷伦LCR测试仪4284。
13.如权利要求10或11所述的计算方法，其特征在于，所述被测半导体结构为NMOS晶体管时，所述偏置电压为所述被测半导体结构的正工作电压；所述被测半导体结构为PMOS晶体管时，所述偏置电压为所述被测半导体结构的负工作电压。
14.如权利要求9所述的计算方法，其特征在于，所述利用所述第三寄生电容和第四寄生电容，计算所述半导体衬底与栅电极层之间的第五寄生电容的关系式为 第五寄生电容=第四寄生电容-第三寄生电容。
15.如权利要求9所述的计算方法，其特征在于，利用所述第五寄生电容值，计算所述栅介质层的厚度的关系式为 其中，Tox表示所述被测半导体结构栅介质层的厚度；C5表示所述被测半导体结构的沟道区处于积累区时，所述半导体衬底与所述栅电极层之间的寄生电容；ε表示相对介电常数；ε ^表示真空介电常数;Α表示所述栅介质层的横截面积。
全文摘要
一种寄生电容的测量方法，包括提供被测半导体结构；调节所述被测半导体结构的测试条件，使所述被测半导体结构的沟道区处于反型区，分别测量所述半导体衬底与栅极结构之间的第一寄生电容，以及所述半导体衬底与栅电极层之间的第二电容；利用所述第一寄生电容和第二寄生电容，计算所述半导体衬底与栅极金属插塞之间的第三寄生电容。利用本发明所提供的测量方法，只需一个被测半导体结构，即可测量得到所述半导体结构的各项寄生电容值，相较于现有技术中的测量方法，降低了对版图尺寸的要求。
文档编号G01R7/06GK102854398SQ20121030422
公开日2013年1月2日 申请日期2012年8月23日 优先权日2012年8月23日
发明者韦敏侠 申请人:上海宏力半导体制造有限公司