专利名称：一种单晶高k栅介质材料及其制备方法
技术领域：
本发明涉及一种单晶高K栅介质材料及其制备方法，属于半导体技术领域。
背景技术：
微电子工业的迅猛发展，使得作为集成电路核心器件的金属-氧化层-半导体-场效晶体管(MOSFET)的特征尺寸正以摩尔定律的 速度缩小。高k材料已经初步替代了传统的SiO2用于45nm和32nm技术节点。然而，随着器件集成度以及运算速度的更进一步提高，当前的高k材料(HfxSiyOzNy)的等效氧化层厚度(EOT)低于O. 5nm以下时，由于量子隧穿效应的影响，其将失去其介电性能，导致器件无法正常工作，这对微电子器件的性能、可靠性和寿命产生很大的负面影响。因此，必须使用新的更高介电常数(高高K)材料来替代它，能够在保持和增大栅极电容的同时，使栅介质层仍然保持足够的物理厚度来限制量子隧穿效应的影响。La2O3被认为最具有潜质的稀土高k材料，但是在制备过程中容易产生非晶态；非晶态的La2O3结晶温度比较低；容易使得沟道迁移率降低。然而立方相氧化镧的介电常数为 30，带隙为 5. 5eV，可以实现在立方相沟道材料上的外延生长，以缓解沟道迁移率的降低，从而满足下一代超大集成电路所用高高k介电材料的要求(>20)。高的运算速度需要高迁移率沟道材料来实现，III-V半导体(如GaAs、InGaAs, InP等)作为沟道材料替代Si沟道已成为必然趋势之一。其中考虑到费米能级钉扎效应、高频、耐辐射、耐击穿以及电子迁移率的大小因素，磷化铟(InP)相对其它沟道材料有很强的竞争力。因此，如何获得立方相的La2O3栅介质薄膜以及如何在立方相InP沟道材料上实现立方相La2O3栅介质薄膜的外延生长就成为目前本技术领域急需解决的问题。
发明内容
本发明的目的在于提供一种漏电流密度小、介电常数高的单晶高K栅介质材料。本发明的另一目的在于提供一种单晶高K栅介质材料的制备方法，以实现单晶高K栅介质薄膜在InP沟道材料上的外延生长。为实现上述目的，本发明采用以下技术方案一种单晶高K栅介质材料，该栅介质材料包括单晶P型InP基片和采用脉冲激光烧蚀法在该单晶P型InP基片上外延生长的立方相La2O3单晶薄膜，其中所述单晶P型InP基片作为沟道材料，其电阻系数为I 10Ω · cm ;所述单晶薄膜的厚度为I 10nm。一种单晶高K栅介质材料的制备方法，该方法包括如下步骤(I)将单晶P型InP基片和氧化镧陶瓷靶材分别放入脉冲激光烧蚀设备中，单晶P型InP基片与氧化镧陶瓷靶材之间的距离为10 50mm; (2)抽至高真空10_7Pa，升温至600°C，并保持15min，调整激光烧蚀的能量密度为2 20J/cm2、脉冲次数为10 200次、脉冲频率O. 5 2. 5Hz，对氧化镧陶瓷靶材进行脉冲激光烧蚀，在单晶P型InP基片上沉积形成厚度为I IOnm的立方相La2O3薄膜，得到单晶高K栅介质材料。在脉冲激光烧蚀过程中，所采用的激光烧蚀能量密度、脉冲频率的大小、基片的温度及靶材与基片的距离综合影响了 InP基片上所形成的薄膜的晶体结构，基片温度和基片与靶材之间距离优化确定后，所设定激光烧蚀能量密度、脉冲频率的大小为上述范围时薄膜的晶体结构为单晶态，小于上述范围时薄膜的晶体结构为非晶态，大于上述范围时薄膜的微观结构为多晶态。所述步骤(I)中使用的单晶P型InP基片的电阻系数为I 10Ω · cm，在使用之前，首先采用标准清洗工艺清洗除去其表面的有机污染物、微尘、金属离子及氧化层，放入真空室后，升温至600°C加热15min的目的是为了去除残留在其表面的氧化物。所述氧化镧陶瓷靶材在进行脉冲激光烧蚀之前，先进行预溅射2 5min，使氧化镧陶瓷靶材表面干净新鲜，再开始向单晶P型InP基片上烧蚀沉积立方相氧化镧薄膜。烧蚀沉积时间优选为I IOmin,更优选为3 7min。
所述单晶P型InP基片与氧化镧陶瓷靶材之间的距离优选为30 40mm。所述氧化镧陶瓷靶材通过如下步骤制得选择纯度为99. 9%的氧化镧粉末，将氧化镧粉置于120°C的烘箱内3小时后，迅速在5 IOMPa压力，压制5 15min,将粉末制成直径为40mm、厚度为7mm的薄片；迅速真空封装，然后进行冷等静压去应力工艺压力为IOOMPa;将干燥的氧化镧粉末铺在纯度为99. 9%的Al2O3坩埚底部，将压制好的薄片放入其中，再用干燥的氧化镧粉末覆盖薄片，盖上陶瓷坩埚盖，随后将坩埚放入马弗炉中，以2V /min的升温速率从室温升至1300 1550°C，烧结5 10h，再以10 20°C /min的降温速率降至室温，即得氧化镧陶瓷靶材。上述制备氧化镧陶瓷靶材的方法易于操作，成本较低，并且所得靶材致密，不易开
m
ο本发明的有益效果为(1)本发明的单晶高K栅介质材料中薄膜内的立方相氧化镧均为单晶态，晶体结构稳定；(2)本发明的单晶高K栅介质材料具有非常小的漏电流密度和较高的介电常数，立方相氧化镧单晶薄膜材料的介电常数约为30，2. 5nm厚的该薄膜材料在偏压为-I伏的时候，其漏电流密度仅为2X10_4A/Cm2。(3)本发明单晶高K栅介质材料的制备方法可靠，重复性好，所制备陶瓷薄膜适合高K栅介质材料使用，外延的氧化镧与InP沟道材料形成的堆栈层可作为下一代超大集成电路的候选结构之一。下面通过附图和具体实施方式
对本发明做进一步说明，但并不意味着对本发明保护范围的限制。
图I为本发明实施例2所制备的单晶高K栅介质材料的HRTEM谱图；该图为高分辨投射电镜针对外延La2O3层/InP沟道堆栈结构的分析图谱；图右上角为结构图中单晶氧化镧与单晶磷化铟区域(如白色方框所标)的傅里叶变化衍射斑点。图2为本发明实施例2所制备的单晶高K栅介质材料MOS电容结构高频电容-电压(C-V)曲线图。图3为本发明实施例2所制备的单晶高K栅介质材料薄膜漏电流性能的曲线图。
具体实施例方式实施例I
选择纯度为99. 9%的氧化镧粉末，将氧化镧粉置于120°C的烘箱内3小时后，迅速在5 IOMPa压力，压制5 15min,将粉末制成直径为40mm、厚度为7mm的薄片；迅速真空封装，然后进行冷等静压去应力工艺，压力为IOOMPa ;将干燥的氧化镧粉末铺在纯度为99. 5%的Al2O3坩埚底部，将压制好的薄片放入其中，再用干燥的氧化镧粉末覆盖薄片，盖上陶瓷坩埚盖，随后将坩埚放入马弗炉中，以2V /min的升温速率从室温升至1300 1550°C，烧结5 10h，再以10 20°C /min的降温速率降至室温，即得氧化镧陶瓷靶材。实施例2单晶高K栅介质薄膜材料的制备方法的具体步骤如下(I)在激光脉冲沉积设备中采用实施例I的氧化镧陶瓷靶材，将氧化镧陶瓷靶材预派射2 5min ；(2)采用如表I所示的标准清洗工艺清洗电阻率为I 10 Ω *cm的单晶P型InP 基片，放入激光脉冲沉积设备中，作为沉积薄膜的衬底材料；表IInP标准清洗工艺的具体操作流程
权利要求
1.一种单晶高K栅介质材料,其特征在于该栅介质材料包括单晶P型InP基片和采用脉冲激光烧蚀法在该单晶P型InP片上外延生长的立方相氧化镧单晶薄膜，其中所述单晶P型InP基片作为沟道材料，其电阻系数为I 10 Ω · cm ;所述单晶薄膜的厚度为I IOnm0
2.—种权利要求I所述单晶高K栅介质材料的制备方法，其特征在于包括如下步骤(I)将单晶P型InP基片和氧化镧陶瓷靶材分别放入脉冲激光烧蚀设备中，单晶P型InP基片与氧化镧陶瓷靶材之间的距离为15 50mm ； (2)抽至高真空10_7Pa，升温至600°C，调整激光烧蚀的能量密度为4. 5 12. 5J/cm2、脉冲次数为100 500次、脉冲频率O. 5 10Hz，对氧化镧陶瓷靶材进行脉冲激光烧蚀，在单晶P型InP基片上沉积形成厚度为I IOnm的立方相氧化镧薄膜，得到单晶高K栅介质材料。
3.根据权利要求2所述的单晶高K栅介质材料的制备方法，其特征在于所述的单晶P型InP片的电阻系数为I 10 Ω · cm。
4.根据权利要求2所述的单晶高K栅介质材料的制备方法，其特征在于在进行脉冲激光烧蚀之前先对所述氧化镧陶瓷靶材进行预溅射，预溅射的时间为2 5min。
5.根据权利要求2所述的单晶高K栅介质材料的制备方法，其特征在于所述步骤(2)中对氧化镧陶瓷靶材进行脉冲激光烧蚀的时间为I lOmin。
6.根据权利要求2所述的单晶高K栅介质材料的制备方法，其特征在于所述单晶P型InP基片在使用之前，清洗除去其表面的有机污染物、微尘、金属离子及氧化层。
7.根据权利要求2所述的单晶高K栅介质材料的制备方法，其特征在于所述单晶P型InP基片与氧化镧陶瓷靶材之间的距离为30 40mm。
8.根据权利要求2所述的单晶高K栅介质材料的制备方法，其特征在于所述氧化镧陶瓷靶材通过如下方法制得 选择纯度为99. 9%的氧化镧粉末，将氧化镧粉置于120°C的烘箱内3小时后，迅速在5 IOMPa压力，压制5 15min,将粉末制成直径为40mm、厚度为7mm的薄片；迅速真空封装，然后进行冷等静压去应力工艺压力为IOOMPa ;将干燥的氧化镧粉末铺在纯度为99. 5%的Al2O3坩埚底部，将压制好的薄片放入其中，再用干燥的氧化镧粉末覆盖薄片，盖上陶瓷坩埚盖，随后将坩埚放入马弗炉中，以2V /min的升温速率从室温升至1300 1550°C，烧结5 10h，再以10 20°C /min的降温速率降至室温，即得氧化镧陶瓷靶材。
全文摘要
本发明涉及一种单晶高K栅介质材料及其制备方法。本发明的单晶高K栅介质材料由单晶P型InP基片和在它上面沉积的氧化镧的单晶薄膜组成。本发明采用特定的陶瓷烧结技术制备高纯度的氧化镧靶材，以单晶P型InP片作为基片，在基片上使用激光脉冲沉积的方法形成氧化镧的单晶薄膜，通过改变激光烧蚀的能量、脉冲频率来调节薄膜的晶态。本发明制备的立方相氧化镧高K栅介质薄膜为单晶薄膜；并且具有较高的介电常数和非常小的漏电流密度。异质外延高k氧化镧与InP沟道材料形成的堆栈层适用于下一代超大集成电路。
文档编号C30B23/02GK102732954SQ20111008104
公开日2012年10月17日 申请日期2011年3月31日 优先权日2011年3月31日
发明者屠海令, 张心强, 杜军 申请人:北京有色金属研究总院