一种半导体器件及其制作方法和电子装置的制造方法
【专利摘要】提供一种半导体器件及其制作方法和电子装置，所述制作方法包括：提供包括半导体衬底、在半导体衬底上形成的栅极沟槽以及包围栅极沟槽的层间介电层的前端器件；在栅极沟槽的底部和侧壁上形成高k介电层；在高k介电层上形成功函数金属层；在功函数金属层上形成金属栅极材料层，以填充栅极沟槽并覆盖层间介电层；对金属栅极材料层进行化学机械研磨，停止于层间介电层上表面，以在栅极沟槽中形成金属栅极；在含氧以及含氮气氛中先后进行两次高温退火工艺，以氮化所述功函数金属层以及金属栅极表面。根据本发明的制作方法，阻挡了随后的电化腐蚀问题的发生，从而提高了半导体器件的可靠性和性能。
【专利说明】
一种半导体器件及其制作方法和电子装置
技术领域
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。【背景技术】
[0002]随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸、以提高它的速度来实现的。目前，追求高器件密度、高性能和低成本的半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到更低纳米级别时，半导体器件的制备受到各种物理极限的限制。
[0003]当半导体器件的尺寸降到更低纳米级别时，器件中栅极关键尺寸也相应地缩小。 随着28nm工艺制程的到来，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，同时避免高温处理过程，现有技术提供一种利用高k金属栅极替代多晶硅栅极的解决方案。
[0004]目前“后栅极”工艺为形成高k金属栅极的一个主要工艺。使用“后栅极”工艺形成高k金属栅极的方法包括:提供基底，所述基底上形成有伪栅结构、及位于所述基底上覆盖所述伪栅结构的层间介质层；以所述伪栅结构作为停止层，对所述层间介质层进行化学机械抛光工艺；除去所述伪栅结构后形成沟槽；最后对所述沟槽填充高k介质和金属层，以形成高k金属栅极。
[0005]在现有的高k金属栅极工艺中，铝扩散一直是影响器件可靠性和性能的主要问题之一，例如对与时间相关电介质击穿(Time Dependent Dielectric Breakdown，简称 TDDB)、负偏压温度不稳定性(Negative Bias Temperature Instability，简称NBTI)，正偏压温度不稳定性(Positive Bias Temperature Instability，简称PBTI)等可靠性造成负面影响，同时铝扩散还会影响载流子的迀移率，降低器件的性能。
[0006]在28nm高k金属栅极工艺中，相比于NM0S，PM0S通常遭受更多的铝扩散损害。例如，在PM0S中，A1会扩散到TaN层中，从而形成TaNAl材料，在对NM0S进行CMP (化学机械研磨)期间，由于研磨浆料的PH值在2-3之间，因此，在所形成的TaNAl与PM0S的功函数金属层TiN之间会发生电化腐蚀反应。如图1A中圆圈所示和图1B中箭头所示，在PM0S中靠近TaN层的部分可以观察到腐蚀现象。
[0007]因此，有必要提出一种新的半导体器件的制作方法，以解决现有技术的不足。
【发明内容】
[0008]针对现有技术的不足，本发明提供一种半导体器件及其制作方法和电子装置。
[0009]根据本发明的一个方面，提供一种半导体器件的制造方法，该方法包括:
[0010]步骤S101:提供包括半导体衬底、在所述半导体衬底上形成的栅极沟槽以及包围所述栅极沟槽的层间介电层的前端器件；
[0011]步骤S102:在所述栅极沟槽的底部和侧壁上形成高k介电层；
[0012]步骤S103:在所述高k介电层上形成功函数金属层；
[0013]步骤S104:在所述功函数金属层上形成金属栅极材料层，以填充所述栅极沟槽并覆盖所述层间介电层；
[0014]步骤S105:对所述金属栅极材料层进行化学机械研磨，停止于所述层间介电层上表面，以在所述栅极沟槽中形成金属栅极；
[0015]步骤S106:在含氧以及含氮气氛中先后进行两次高温退火工艺，以氮化所述功函数金属层以及金属栅极表面。
[0016]可选地，所述金属栅极是PMOS的金属栅极。
[0017]可选地，步骤S102还包括以下步骤:在所述高k介电层上形成覆盖层。
[0018]可选地，步骤S102还包括以下步骤:在所述覆盖层上形成扩散阻挡层。
[0019]可选地，所述金属栅极的材料为Al。
[0020]可选地，所述功函数金属层的材料为TiN。
[0021]可选地，所述扩散阻挡层的材料为TaN。
[0022]可选地，在步骤S106中，高温退火工艺的温度高于所述功函数金属层的沉积温度。
[0023]根据本发明的另一方面，提供一种根据上述方法制得的半导体器件。
[0024]根据本发明的另一方面，提供一种包括上述半导体器件的电子装置。
[0025]综上所述，根据本发明的制作方法，通过在对PMOS的金属栅极材料层进行化学机械研磨以形成金属栅极之后，在含氧以及含氮气氛中先后进行两次高温退火工艺，使得栅极沟槽侧壁上的TaN/TiN氮化为TaON或T1N，并且PMOS的铝表面形成为AlxOyNz的氮氧化物。氮化的薄膜将阻挡随后的电化腐蚀问题的发生，从而提高了半导体器件的可靠性和性會K。
【附图说明】
[0026]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0027]附图中:
[0028]图1A示出了根据现有技术的工艺制作的高k金属栅极的扫描电镜示意图；
[0029]图1B示出了根据现有技术的工艺制作的高k金属栅极的结构的剖视图；
[0030]图2A至2E为根据本发明实施例的半导体器件的制造方法的相关步骤形成的结构的剖视图；
[0031]图3为根据现有技术的工艺制作的高k金属栅极与根据本发明实施例的半导体器件的制造方法制作的高k金属栅极的扫描电镜比较示意图；
[0032]图4为根据本发明实施例的半导体器件的制造方法的示意性流程图。
【具体实施方式】
[0033]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0034]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0035]应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接至IJ”或“耦合至IJ”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接至IJ”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、 区、层或部分可表示为第二元件、部件、区、层或部分。
[0036]空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或 “在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语 “在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0037]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、 整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0038]为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0039]本发明的实施例提供了一种半导体器件的制造方法。下面，参照图2A至图2E以及图4来描述本发明实施例的半导体器件的制造方法一个示例性方法的详细步骤。其中， 图2A至2E为根据本发明实施例的半导体器件的制造方法的相关步骤形成的结构的剖视图；图4为根据本发明实施例的半导体器件的制造方法的示意性流程图。[〇〇4〇] 本实施例的半导体器件的制造方法，包括如下步骤:
[0041]步骤A1:提供包括半导体衬底100、在所述半导体衬底100上形成的栅极沟槽102 和包围所述栅极沟槽102的层间介电层103的前端器件，如图2A所示。
[0042]在本实施例中，前端器件是指已经在半导体衬底上形成一定组件但尚未最终完成整个半导体器件的制造的器件。当然，前端器件的具体结构并不以图2A为限，还可以包括其他组件。
[0043]半导体衬底100可以为单晶硅衬底、绝缘体上硅(SOI)衬底、绝缘体上层叠硅(SSOI)衬底、绝缘体上层叠锗化硅(S-SiGeOI)衬底、绝缘体上锗化硅(SiGeOI)衬底以及绝缘体上锗(GeOI)衬底中的至少一种。在半导体衬底100中可以形成有隔离结构、PMOS和NM0S，隔离结构可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，隔离结构可以将所述半导体衬底100分为NMOS区域以及PMOS区域。半导体衬底100中还可以包含其他结构和器件，为了简化，图示中予以省略。层间介电层103可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层103也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，S0G)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS) ο栅极沟槽102可以通过虚拟栅极工艺形成。
[0044]步骤A2:在PMOS区域中，在栅极沟槽102的底部和侧壁上形成高k介电层104，如图2B所示。
[0045]CMOS的PMOS部分和NMOS部分的金属栅极结构需要具有不同的功函数，因此，二者的金属栅极结构是分别形成的。本实施例中介绍的是在PMOS部分上形成金属栅极结构的各个步骤。
[0046]高k介电层104的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化給娃、氮氧化給娃、氧化镧、氧化错、氧化错娃、氧化钛、氧化钽、氧化钡锁钛、氧化钡钛、氧化锁钛、氧化铝等，较佳地是氧化給、氧化错或氧化铝。可以采用CVD、ALD或者PVD等适合的工艺形成高k介电层104。高k介电层104的厚度范围可以为10埃至30埃，上述厚度范围的数值仅是示例性地，还可根据实际工艺进行调整。
[0047]可选地，步骤A2还包括以下步骤:在形成高k介电层104之前，在栅极沟槽102的底部和侧壁上形成界面层。界面层的构成材料包括硅氧化物(S1x)，形成界面层的作用是改善高k介电层104与半导体衬底100之间的界面特性。界面层的可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。可以采用热氧化、CVD、ALD或者PVD等适合的工艺形成界面层。界面层的厚度范围可以为5埃至10埃，上述厚度范围的数值仅是示例性地，还可根据实际工艺进行调整。
[0048]可选地，步骤A2还包括以下步骤:在所述高k介电层104上形成覆盖层105。覆盖层 105 的材料可以为 La203、Al2O3' Ga203、Ιη203、MoO、Pt、Ru、TaCNO、Ir、TaC、MoN、WN、TixN1 x或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺沉积形成覆盖层105，较佳地，沉积形成覆盖层105的方法为原子层沉积法。本实施例中，较佳地所述覆盖层105的材料为TiN。沉积的覆盖层105的厚度范围可以为5埃至30埃，上述厚度范围的数值仅是示例性地，还可根据实际工艺进行调整。
[0049]可选地，步骤A2还包括以下步骤:在所述覆盖层105上形成扩散阻挡层106。扩散阻挡层106的材料可以选择为TaN，Ta，TaAl或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成阻挡层。扩散阻挡层106的厚度范围可以为5埃至40埃，上述厚度范围的数值仅是示例性地，还可根据实际工艺进行调整。在本实施例中，所述扩散阻挡层106的材料为TaN。
[0050]步骤A3:在高k介电层104上形成功函数金属层107，如图2C所示。
[0051]在PM0S区域内的阻挡层106上形成P型功函数金属层107, P型功函数金属层107 为PM0S功函数金属可调层，P型功函数金属层(PWF)的材料可以选择为但不限于Ti% x、 TaC、M〇N、TaN或者其他适合的薄膜层。在本实施例中，所述功函数金属层107的材料为TiN。 可以采用CVD、ALD或者PVD等适合的工艺形成P型功函数金属层。P型功函数金属层的厚度范围可以为10埃至580埃，上述厚度范围的数值仅是示例性地，还可根据实际工艺进行调整。
[0052]步骤A4:在功函数金属层107上形成金属栅极材料层108,以填充栅极沟槽102并覆盖层间介电层103,如图2D所示。
[0053]在功函数金属层107上形成填充栅极沟槽102并覆盖层间介电层103的金属栅极材料层108,金属栅极材料层108的顶面高于层间介电层103。示例性地，金属栅极材料可以选择为但不限于A1、W或者其他适合的薄膜层。在本实施例中，金属栅极材料层108的材料为A1。可以采用CVD、ALD或者PVD等适合的工艺形成金属栅极。
[0054]步骤A5:对金属栅极材料层108进行化学机械研磨，停止于层间介电层103上表面，以形成金属栅极109,如图2E所示。
[0055]对金属栅极材料层108进行化学机械研磨，停止于层间介电层103上表面，这时， 没有被研磨掉的金属栅极材料完全填充栅极沟槽102,栅极沟槽102中的金属栅极材料形成了金属栅极109。
[0056]步骤A6:在含氧以及含氮气氛中先后进行两次高温退火工艺，以氮化功函数金属层107以及金属栅极109表面。
[0057]示例性地，在含氧(例如，02气氛)以及含氮(例如，NH 3和N 2气氛)气氛中先后进行两次高温退火工艺，以氮化功函数金属层107和/或扩散阻挡层106,并且在PM0S的铝栅极表面形成为Alx0yNz的氮氧化物。具体的过程是一个先氧化后氮化的过程。在两次高温退火的过程中，TiN先氧化为T1N再氮化为T1N，TaN先氧化为TaON再氮化为TaON，A1 先氧化为A1203再氮化为A1 x0yNz。示例性地，第一次退火在含氧气氛中进行，例如在02气氛中进行，退火的工艺参数为:温度350°C?450°C，时间3min?6min，气体流速400sccm? lOOOsccm，压力ltorr?5torr ;第二次退火在含氮气氛中进行，例如在NH#P N 2气氛中进行，退火的工艺参数为:温度350°C?450°C，时间3min?6min，气体流速400sccm? lOOOsccm，压力ltorr?5torr。该高温退火工艺之后，侧壁上形成的TaN/TiN将氮化为 TaON或者T1N，并且PM0S的铝栅极表面形成为Alx0yNz的氮氧化物，氮化的薄膜将阻挡随后由于在对NM0S进行CMP (化学机械研磨)期间由研磨浆料(其PH值在2至3之间)引起的电化腐蚀问题的发生。可选地，高温退火工艺的温度高于所述功函数金属层的沉积温度，以使得应力完全得以释放。
[0058]在进行完上述步骤之后，可以继续在NM0S区域中形成金属栅极。由于在本发明的制作方法中，通过在对PM0S的金属栅极材料层进行化学机械研磨以形成金属栅极之后， 在含氧以及含气氛中先后进行两次高温退火工艺，使得栅极沟槽侧壁上的TaN/TiN氮化为 TaON或T1N，并且PM0S的铝栅极表面形成为Alx0yNz的氮氧化物。因此，在后续工艺中，氮化的薄膜将阻挡随后由于在对NM0S进行CMP (化学机械研磨)期间由研磨浆料(其PH值在2至3之间)引起的电化腐蚀问题的发生，从而提高了半导体器件的可靠性和性能。
[0059]图3中示出了根据现有技术的工艺制作的高k金属栅极与根据本发明实施例的半导体器件的制造方法制作的高k金属栅极的扫描电镜比较示意图，其中左边的图是根据现有技术的工艺制作的高k金属栅极的扫描电镜图，右边的图是根据本发明实施例的半导体器件的制造方法制作的高k金属栅极的扫描电镜图。从图3中可以看出，通过扫描电镜，可以观察到60埃的侧壁氮化，氮化的薄膜将阻止随后的电化腐蚀问题的发生。
[0060]图4示出了本发明实施例提供的一种半导体器件的制造方法的示意性流程图，用于简要示出该制造方法的典型流程。
[0061]步骤SlOl:提供包括半导体衬底、在所述半导体衬底上形成的栅极沟槽以及包围所述栅极沟槽的层间介电层的前端器件；
[0062]步骤S102:在所述栅极沟槽的底部和侧壁上形成高k介电层；
[0063]步骤S103:在所述高k介电层上形成功函数金属层；
[0064]步骤S104:在所述功函数金属层上形成金属栅极材料层，以填充所述栅极沟槽并覆盖所述层间介电层；
[0065]步骤S105:对所述金属栅极材料层进行化学机械研磨，停止于所述层间介电层上表面，以在所述栅极沟槽中形成金属栅极；
[0066]步骤S106:在含氧以及含氮气氛中先后进行两次高温退火工艺，以氮化所述功函数金属层以及金属栅极表面。
[0067]本发明的实施例提供一种半导体器件，其采用上述实施例所述的半导体器件的制造方法制得。
[0068]通过本发明实施例所述方法制备得到的半导体器件，通过在对PMOS的金属栅极材料层进行化学机械研磨以形成金属栅极之后，在含氧以及含气氛中先后进行两次高温退火工艺，使得栅极沟槽侧壁上的TaN/TiN氮化为TaON或T1N，并且PMOS的铝栅极表面形成为AlxOyNz的氮氧化物，氮化的薄膜将阻挡随后的电化腐蚀问题的发生，从而提高了半导体器件的可靠性和性能。
[0069]本发明的实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的半导体器件。其中，所述半导体器件为上述半导体器件。
[0070]本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、V⑶、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。其中，该电子组件可以为任何可行的组件，在此并不进行限定。
[0071]本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
[0072]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件的制作方法，所述方法包括: 步骤SlOl:提供包括半导体衬底、在所述半导体衬底上形成的栅极沟槽以及包围所述栅极沟槽的层间介电层的前端器件； 步骤S102:在所述栅极沟槽的底部和侧壁上形成高k介电层； 步骤S103:在所述高k介电层上形成功函数金属层； 步骤S104:在所述功函数金属层上形成金属栅极材料层，以填充所述栅极沟槽并覆盖所述层间介电层； 步骤S105:对所述金属栅极材料层进行化学机械研磨，停止于所述层间介电层上表面，以在所述栅极沟槽中形成金属栅极； 步骤S106:在含氧以及含氮气氛中先后进行两次高温退火工艺，以氮化所述功函数金属层以及金属栅极表面。2.根据权利要求1所述的方法，其特征在于，所述金属栅极是PMOS的金属栅极。3.根据权利要求1所述的方法，其特征在于，步骤S102还包括以下步骤:在所述高k介电层上形成覆盖层。4.根据权利要求3所述的方法，其特征在于，步骤S102还包括以下步骤:在所述覆盖层上形成扩散阻挡层。5.根据权利要求1所述的方法，其特征在于，所述金属栅极的材料为Al。6.根据权利要求1所述的方法，其特征在于，所述功函数金属层的材料为TiN。7.根据权利要求4所述的方法，其特征在于，所述扩散阻挡层的材料为TaN。8.根据权利要求1所述的方法，其特征在于，在步骤S106中，高温退火工艺的温度高于所述功函数金属层的沉积温度。9.一种根据权利要求1-8之一所述的方法制得的半导体器件。10.一种电子装置，包括根据权利要求9所述的半导体器件。
【文档编号】H01L29/423GK105990118SQ201510086377
【公开日】2016年10月5日
【申请日】2015年2月17日
【发明人】赵简, 王杭萍
【申请人】中芯国际集成电路制造(上海)有限公司