一种半导体器件及其制作方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，尤其涉及一种嵌入式闪存及其制作方法。
【背景技术】
[0002]NAND闪存是一种比硬盘驱动器更好的存储方案，由于NAND闪存以页为单位读写数据，所以适合于存储连续的数据，如图片、音频或其他文件数据；同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到广泛的应用。目前，为了提高NAND闪存的容量，需要在制备过程中提高NAND闪存的集成密度。
[0003]对于高集成度的NAND闪存，浅沟槽隔离结构(STI, Shallow Trench Isolat1n)对于间隙填充起着至关重要的作用。当NAND闪存的集成度在3X水平以下时，单元至单元的深宽比高达10:1。因此通常采用HARP (high aspect rat1 process)工艺来填充上述高深宽比的间隙，但是在HARP形成的浅沟槽隔离结构中往往存在裂缝，尤其在有源区和有源区之间，这个问题将导致字线与字线之间的漏电(leakage)问题。
[0004]替代HARP工艺，也有人采用FCVD (Flowable CVD)工艺用于间隙填充。FCVD工艺具有良好的间隙填充能力，但是，由于浅沟槽的高深宽比使得FCVD工艺仍然存在问题。采用水固化和Ann工艺不能使薄膜中部部分完全地致密化。这将导致控制栅极至有源区之间的距离过短。
[0005]因此，需要一种新的制作NAND闪存存储器的方法，以解决现有技术中的问题。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]为了解决现有技术中存在的问题，本发明实施例一提出一种半导体器件的制作方法，包括:提供半导体衬底，在所述半导体衬底上依次形成有垫氧化层和垫氮化物层；刻蚀所述垫氮化物层、所述垫氧化层和部分的所述半导体衬底，以形成浅沟槽；采用FCVD工艺在所述浅沟槽的底部形成第一隔离材料层；采用HARP工艺填充剩余的所述浅沟槽以形成第二隔离材料层，所述第二隔离材料层位于所述第一隔离材料层上；执行平坦化工艺。
[0008]可选地，还包括在采用所述FCVD工艺形成所述第一隔离材料层之后执行湿法刻蚀的步骤。
[0009]可选地，所述第一隔离材料层和所述第二隔离材料层的材料相同。
[0010]可选地，所述刻蚀为干法刻蚀。
[0011]可选地，采用所述FCVD工艺形成所述第一隔离材料层之后还包括致密化所述第一隔离材料层的步骤。
[0012]可选地，所述致密化采用的是热退火。
[0013]可选地，所述半导体器件为闪存。
[0014]可选地，浅沟槽的深宽比大于等于10:1。
[0015]可选地，填充所述第一隔离材料层之后，剩余的所述浅沟槽的深宽比小于等于5:
Ιο
[0016]本发明实施例二提出一种采用上述的方法制造的半导体器件。
[0017]本发明实施例三提出一种电子装置，其包括如上所述的半导体器件。
[0018]综上所述，根据本发明的制作方法在G0X (栅极绝缘膜)下方区域的STI中没有空洞的形成，避免了字线与字线间的漏电；位于G0X下方的STI结构为正形的，避免了控制栅极到有源区的距离过短；HARP不能填充深宽比为10:1的浅沟槽隔离结构，但是能够填充深宽比为5:1的浅沟槽隔离结构。
【附图说明】
[0019]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0020]图1A-1C为根据本发明一个实施方式制作NAND闪存STI结构的相关步骤所获得的器件的结构示意图；
[0021]图2为根据本发明一个实施方式制作NAND闪存STI结构的工艺流程图。
【具体实施方式】
[0022]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0023]为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何解决现有技术中的问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
[0024]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0025]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0026]实施例一
[0027]下面将结合图1A-1C对本发明所述嵌入式闪存存储器的制造方法进行详细描述，图1A-1C为根据本发明的一个实施例制作NAND闪存STI结构的过程中的结构截面图。
[0028]如图1A所示，提供半导体衬底100，在所述半导体的衬底100中形成有阱和有源区。
[0029]所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SS0I)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。
[0030]提供一包括有源区的半导体硅衬底100，在半导体衬底100上形成衬垫氧化层101，其主要材料为二氧化硅。该垫氧化层可通过热氧化法形成，一般厚度为30?200埃，其主要作为隔离层以保护有源区在去除氮化硅时不受化学沾污(即作为隔离氧化层)。在垫氧化层101上形成垫氮化物层102，氮化物层102的材料优选氮化硅层，可以采用炉管沉积方法或者低压化学气相沉积法形成垫氮化物层，其厚度一般为500?2000埃，该垫氮化物层102主要用于在浅沟槽隔离结构中沉积氧化物过程中保护有源区，而且在化学机械研磨所填充的氧化硅时可用作研磨的阻挡材料。
[0031]示例性地，在垫氮化物层102上形成电介质抗反射涂层(DARC)，其材料为氮氧化硅，可以采用化学气沉积的方法制备电介质抗反射涂层，沉积形成电介质抗反射涂层的目的是为了降低氮化硅层的反射率，在电介质抗反射涂层上形成光刻胶层，采用光刻工艺，经曝光显影等步骤后形成图案化的光刻胶层。
[0032]在本发明的一具体实施例中，定义浅沟槽103的方法为:在半导体衬底表面涂布光刻胶，对光刻胶进行曝光并显影，将预定义的图形转印到光刻胶上。根据图案化的光刻胶层依次刻蚀电介质抗反射涂层、垫氮化物层102、垫氧化层101。其中，刻蚀气体可以采用基于氯气的气体或者基于溴化氢的气体或者两者的混合气体。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于:反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体的流量范围可为0?200立方厘米/分钟(seem)，反应室内压力可为5?20毫毫米萊柱(mTorr)。接着，去除图案化的光刻胶、电介质抗反射涂层，以在垫氮化物层102和垫氧化物层101中形成开口。接着，再进行主刻蚀，以形成浅沟槽103。具体的，根据垫氮化物层102和垫氧化物层101中的所述开口刻蚀部分半导体衬底100，以形成浅沟槽103。通常采用的刻蚀剂为含氟的气体，例如0匕或者CHF3。可以采用干法刻蚀，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。刻蚀气体包括HBr、Cl2、CH2F2、02的一种或者几种气体，和一些添加气体如氮气、I