一种半导体器件及其制作方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子
目.ο
【背景技术】
[0002]随着嵌入式存储器制作工艺的不断发展，只读存储器隧道氧化物(ETOX)闪存的尺寸减小到了 45nm，甚至更小的尺寸，ETOX闪存结构包括核心区(cell)和外围区(periphery) 0由于核心区的栅极密度大，尺寸小，因此很难在核心区形成金属硅化物。为了提高外围区器件的性能，通常需要在外围区的晶体管的栅极以及有源区之上形成金属硅化物。
[0003]而为了降低核心区的有源区/栅极的Re，一般还需沉积一层Ti，并对其进行高温退火(> 650°C )，然而高温退火会导致P型栅极上镍硅化物聚集问题的出现，影响器件的性能。
[0004]因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
【发明内容】
[0005]针对现有技术的不足，本发明实施例一提供一种半导体器件的制作方法，包括:
[0006]提供半导体衬底；
[0007]在所述半导体衬底上形成非掺杂多晶硅栅极层；
[0008]对所述非掺杂多晶硅栅极层进行N型掺杂离子注入，以在所述非掺杂多晶硅栅极层的表面形成重掺杂N型掺杂离子层；
[0009]刻蚀所述非掺杂多晶硅栅极层以形成栅极结构；
[0010]进行P型掺杂离子源漏极离子注入，同时将所述重掺杂N型掺杂离子层转变为轻?多杂N型彳多杂尚子层；
[0011]在所述半导体衬底的有源区和所述栅极结构之上形成金属硅化物。
[0012]可选地，所述N型掺杂离子注入为低能量和高剂量的离子注入。
[0013]可选地，所述N型掺杂离子的注入工艺中注入能量为6?18KeV，掺杂剂量为1E15?3E15个/平方厘米。
[0014]可选地，所述重掺杂N型掺杂离子层的厚度为150?250埃。
[0015]可选地，所述N型掺杂离子为砷或者磷，所述P型掺杂离子是硼离子或氟化硼。
[0016]可选地，所述非掺杂多晶硅栅极层的厚度范围为1500?3000埃。
[0017]可选地，所述金属硅化物为镍基硅化物。
[0018]可选地，所述方法适用于只读存储器隧道氧化物闪存外围区的PMOS晶体管的制作。
[0019]可选地，在所述非掺杂多晶硅栅极层和所述半导体衬底之间还形成有栅氧化物层。
[0020]本发明实施例二提供一种半导体器件，包括:
[0021]半导体衬底，位于所述半导体衬底上的栅极结构，其中所述栅极结构包括栅氧化物层以及位于所述栅氧化物层上的P型多晶硅栅极层和位于所述P型多晶硅栅极层之上的轻?多杂N型彳多杂尚子层；
[0022]以及分别位于所述半导体衬底内的有源区和所述栅极结构顶面上方的金属硅化物层。
[0023]可选地，所述轻掺杂N型掺杂离子层的厚度为150?250埃。
[0024]可选地，所述金属硅化物为镍基硅化物。
[0025]可选地，所述半导体器件为只读存储器隧道氧化物闪存外围区的PMOS晶体管。
[0026]本发明实施例三提供一种电子装置，包括实施例二中所述的半导体器件。
[0027]综上所述，根据本发明的制作方法，在P型多晶硅栅极表面形成轻掺杂N型掺杂离子层，再形成金属硅化物层，可有效抑制由于之后的高温退火工艺导致的金属硅化物堆积问题的出现，进而提高了器件的性能和良率。
【附图说明】
[0028]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0029]附图中:
[0030]图1A-1D为现有技术的方法的实施步骤所分别获得的器件的示意性剖面图；
[0031]图2Α-2Β为根据本发明实施例一的方法依次实施的步骤所获得的器件的示意性剖面图；
[0032]图3为根据本发明实施例一的方法依次实施的步骤的流程图。
【具体实施方式】
[0033]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0034]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
[0035]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0036]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0037]下面，参考图1A-1D对现有的只读存储器隧道氧化物(ETOX)闪存的制作方法进行描述。
[0038]首先提供半导体衬底100，所述半导体衬底包括核心区(Cell)1和外围区(periphery)20。
[0039]如图1A所示，核心区10形成有控制栅结构101a，在核心区的有源区和控制栅结构1la上方形成金属硅化物阻挡(SAB)层102，以防止Ni金属层103沉积到有源区上。
[0040]如图1B所示，外围区20主要用于形成外围区晶体管等结构，外围区形成有栅极结构(简称外围栅极结构)，例如P型栅极结构1lb和N型栅极结构101c。在所述栅极结构的两侧形成有栅极侧壁层，并在所述栅极与外围晶体管的有源区之上沉积形成镍金属层103。
[0041]接着，进行退火处理，以在所述外围晶体管的有源区与所述栅极之上形成金属硅化物。
[0042]由于SAB膜的阻挡作用，核心区没有镍金属层，因此在核心区中未形成金属硅化物。
[0043]金属层与硅发生反应，生成金属硅化物，在所述外围晶体管的有源区与所述栅极之上形成了金属硅化物。
[0044]接着，沉积Ti/TiN粘附层，并进行高温退火处理，以降低核心区栅极的电阻，进而降低电阻-电容RC延迟。
[0045]如图1C所示，在核心区形成了钛硅化物104。
[0046]如图1D所示，在高温退火过程中，N型栅极结构1lc顶面上的镍硅化物105不会受到影响，然而由于高温的影响使P型栅极结构1lb顶面上的镍硅化物105发生聚集，对外围区晶体管的P型栅极造成了负面影响，进而影响器件的性能和良率。
[0047]鉴于此，本发明提出了一种新的制作方法，以解决上述问题。
[0048]实施例一
[0049]下面，参照2A至图2B和图3来描述本发明的一个实施例提出的半导体器件的制作方法。
[0050]本发明实施例的半导体器件的制作方法，包括如下步骤:
[0051]步骤301，提供半导体衬底200，在所述半导体衬底上形成非掺杂多晶硅栅极层202，如图2A所示。
[0052]其中，所述半导体衬底200可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底200中可以形成有用于隔离有源区的浅沟槽隔离(STI)等，浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他现有的低介电材料形成。当然，半导体衬底200中还可以形成有掺杂阱(未示出)等等。为了图示简洁，在这里仅用方框来表示。可选地，所述半导体衬底包括核心区(Cell)和外围区(periphery)。核心区主要用于形成控制栅等结构，外围区主要用于形成外围区晶体管等结构。在一个示例中，所述非掺杂多晶硅栅极层位于所述外围区中预定形成PMOS晶体管的区域。
[0053]在一个示例中，在形成所述非掺杂多晶硅栅极层202之前，在所述半导体衬底上形成有栅氧化物层201。栅氧化物层201可为单层的氧化硅层或氧化硅-氮化硅-氧化硅(ONO)的复合层。其形成方法可以为化学气相沉积、物理气相沉积和热氧化等一切适用的方法。
[0054]所述非掺杂多晶硅栅极层202可以是通过化学气相沉积、磁控溅射、物理气相沉积或者原子层沉积等方法形成的。作为一个实例，选用低压化学气相淀积(LPCVD)工艺。形成所述非掺杂多晶硅层的工艺条件包括:反应气体为硅烷(SiH4),所述硅烷的流量范围可为100?200立方厘米/分钟(sccm)，如150sccm ;反应腔内温度范围可为700?750摄氏度；反应腔内压力可为250?350毫毫米萊柱(mTorr),如300mTorr ;所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5?20升/分钟(slm),如8slm、10slm或15slm。可选地,所述非掺杂多晶娃栅极层的厚度范围为1500?3000埃，例如2000埃、2500埃