技术编号:6332071
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种占用系统资源少的芯片电路的模拟测试方法和装置。 背景技术随着数字芯片技术的发展,芯片中所包括系统电路越来越趋于复杂,从而在芯片 设计阶段,就需要通过建模技术来构造建模电路,以模拟实际芯片电路工作情景,对芯片电 路的运行状况进行测试,确认设计的电路是否符合芯片的工作要求。请参照图1,传统的数 字芯片电路的模拟过程中往往会生成多个组合逻辑2,以及设于所述多个组合逻辑2之间 的时序电路4。其中,所述组合逻辑是用于实现一定的功能,其一般包括与或非门、...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。