技术编号:6351736
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于集成电路领域,涉及ー种集成电路可测性设计的故障测试方法,尤其是ー种。背景技术开路缺陷是集成电路中常见的故障之一。在芯片设计、制造和应用中都有可能引入开路缺陷,造成电路电学特性的错误。芯片物理设计、流片步骤、以及芯片应用过程中造成开路缺陷的主要原因有(I)版图设计中隐含的可制造性设计方面考虑不足,例如没有充分地插入多通孔。、(2)芯片制造时光刻步骤引入的缺陷。(3)芯片制造时刻蚀步骤引入的缺陷。(4)芯片制造时接触孔或通孔有完全的缺失或者不完整。(...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。