技术编号:6386439
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及通讯领域,特别涉及一种时钟使能信号的产生方法及装置。背景技术在ASIC (Application Specific Integrated Circuits,专用集成电路)中,往往是多个Master (又称Core)(主设备)通过总线互联结构访问多个Slave (从设备)。ASIC包括同步和异步两种架构方式。在同步架构方式中,Master、Slave与总线三者的时钟信号由同一个源时钟采用分频逻辑产生,各时钟信号的时钟频率为同频或倍频关系。其中,Ma...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。