技术编号:6420127
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体电路技术,更特别的,涉及一种具有加速模式的寄存器控制的延迟锁定回路(DLL)。背景技术 一般而言,将系统或电路的时钟信号用作用于同步执行定时和保证无误差高速作业的参考量。当在内部电路中使用外部电路的外部时钟信号时,会因为外部时钟信号与内部时钟信号之间的定时间隙而从内部电路产生时钟信号歪斜。延迟锁定回路(以下称为DLL)补偿时钟信号歪斜,以使内部时钟信号的相位等于外部时钟信号的相位。除此之外,由于DLL与相位锁定回路(以下称为PLL)相比...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。