技术编号:6500703
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。当今超深亚微米工艺条件下,超大规模信息系统集成并固化在芯片上。其中时钟系统的设计亦日趋复杂,芯片的时序收敛与时钟综合的好坏息息相关,减少时钟网络耗能也是低功耗芯片设计的一个重要目标。本文提出了一种无效时钟路径(invalidclockpath)检查的方法,它定义了门控时钟的数据信号引入时钟网络从而构成无效时钟路径;分析了无效时钟路径会引起不必要的时钟缓冲器单元插入和时钟信号延时的增加;并提供了在复杂时钟系统当中寻找且鉴别无效时钟路径的方法;最后针对无效时钟...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。