技术编号：6564446
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种布局图设计规则检查的方法，特别是涉及一种依据布局 图内的图层特性以进行审视布局图设计规则的方法。背景技术在半导体芯片的设计与开发中，设计规则检查(Design rule check, DRC) 是一可审;f见半导体整合电路是否有遵循拓朴布局规则(topological layout rules, TLR)的程序。其中拓朴布局规则将会依据各工艺技术以及晶片厂间 仪器限制的不同而有其独特的规则。请参阅图1,其为检查半导体整合电路是否符合设计规则的...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。