技术编号：6613325
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明一般地涉及设计自动化领域，更具体而言，涉及用于在 静态时序分析中分析点对点延迟限制的系统和方法。背景技术静态时序分析(STA)的目的在于确定数字电路中各种信号最晚 和最早的可能的切换时间。STA通常使用预先特征化的库元件在晶 体管级或在门级执行，或在较高的抽象级执行，例如复杂层级芯片。STA算法的操作如下首先对逻辑结构划分级别，并且打断任 何环路以创建直接的非循环(acyclic)图(时序图)。当今的设计通 常可以包含数以百万计的可放置对象，其对应的...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。