技术编号：6649792
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明为一种，透过一集成电路应用软件以设计出最佳化集成电路布局，以达到提高晶片运作速度及节省功率消耗的目的。背景技术 目前在晶片实现上都是采用晶片厂(Foundry)的最小绕线规范(Minimumrule)，也就是说金属线跟金属线之间都是采用最窄距离来绕线，虽然这样在同一个区域内可以绕的最多，但因为电容与距离成反比，所以这种作法也会导致线与线之间的寄生电容会是最大；再来就是绕线与绕线若跨不同金属层时，集成电路应用软件只会加一个连接点(Via)，虽然这样比较...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。