技术编号:6745054
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体存储器件。特别涉及在与时钟信号同步地进行存取操作的,在确定写入地址后的下一个写入周期写入数据的延时写入方式中的地址译码系统外围电路。附图说明图12是以往的同步型SRAM(Static R andom Access Memory)电路构成图。在译码器100内有寄存器(地址寄存器)101,接受外部时钟信号,由在内部产生的时钟信号CK,存储从外部给与的地址信号。即使对于芯片选择信号/S、写信号/W也同样地设置寄存器102、103,以与时钟信号CK...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。