技术编号：6747351
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体电路装置及其使用方法，更详细地说，涉及与外部时钟信号同步工作的同步式半导体存储器。作为与外部时钟信号同步工作的半导体电路装置之一例，有同步动态随机存取存储器(下面，略称为“SDRAM”)。在现有的SDRAM中，设有附图说明图11中所示那样的CMOS型输出缓冲电路。参照图11，该输出缓冲电路包括P沟道MOS晶体管1及N沟道MOS晶体管2。把P沟道MOS晶体管1连接在接受外部电源电压EVCC的外部电源节点3与输出节点4之间，将其栅极连接到输入节...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。