技术编号：6750690
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体存储装置，更具体地说，涉及包含多个存储单元的半导体存储装置，各个存储单元具有两个存储区域。参照图22，存储单元阵列具备多个非易失性存储单元MC、多根位线BL和多根字线WL。多根字线WL排列成行，多根位线BL排列成列。多个非易失性存储单元MC分别与字线WL和位线BL的交点对应配置。同一行配置的多个非易失性存储单元MC串联，其栅极与同一字线WL连接。位线BL排列成通过邻接的2个非易失性存储单元MC的连接点。非易失性存储单元MC具有2个存储区域L...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。