技术编号：6754060
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体存储装置，特别涉及多路复用地址端子和数据端子的构成的半导体存储装置。背景技术 一直以来，公知如下半导体存储装置通过共用输入地址信号的地址端子(引脚)和输入或输出数据信号的数据端子(引脚)，多路复用地址信号和数据信号，从而减少端子数(例如参照后记的专利文献1)。图8为表示后记的专利文献1所述的半导体存储装置的构成的图。如图8所示，该静态RAM(随机存取存储器)包括静态存储单元阵列4；列解码器5；行解码器6；读/写缓冲器(也叫“读/写放大器”)...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。