技术编号:6765320
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明公开了一种,该存储器电路包含耦接至一存储器阵列的多个地址线,其中包括在一擦除操作中被取消选取的一具有一个或多个地址线的第一组地址线,以及在该擦除操作中被选取的一具有一个或多个地址线的第二组地址线。该控制电路耦接该第一组地址线至一接地电压,以响应一用以执行该擦除操作的擦除指令。其他例子更包含一可切换地将一个地址线耦合到一个全局的地址线的一第一晶体管,以及一可切换地将一个地址线耦接至一个接地电压的一第二晶体管。该控制电路可耦接至该第一晶体管与该第二晶体管...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。