技术编号:6768193
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及延迟补偿,并且更具体地,本发明涉及在基于全局锁相环(global phase-locked loop or phase lock loop) (PLL)的定时恢复环路中的延迟补偿。背景技术PLL是产生与“参考”信号具有固定关系的信号的控制系统。PLL电路响应于输入 信号的频率和相位两者,自动升高或降低受控振荡器的频率,直到其在频率和相位两者上 与该参考相匹配。模拟PLL通常包括置于负反馈闭合环路配置中的相位检测器、低通滤波器和压 控振荡器(VCO...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。