技术编号:6778847
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本申请的示例性实施例通常涉及输入等待时间(latency)控制电路,包括输 入等待时间控制电路的半导体存储设备及其方法,更具体的涉及输入等待时 间控制电路,包括输入等待时间控制电路的半导体存储设备及其控制等待时 间的方法。背景技术同步半导体存储设备可以与外部时钟同步地接收数据和/或输出数据。倍 速(DDR)动态随机存取存储器(DRAM)可以包括写等待时间(WL)控制电路或 附加等待时间(AL)控制电路,以增加地址总线和/或命令总线的效率。当传统的包括输入等...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。