技术编号:6781129
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明大体来说涉及多芯片非易失性存储器,且更特定来说涉及在执行向多芯片NAND快闪存储器装置的NAND快闪存储器发出的存储器命令期间降低峰值功率消耗。背景技术非易失性存储器是在不再向所述存储器提供电力之后仍可继续存储数据的存储器。"快闪存储器"(因可同时从多个存储器单元擦除数据而得名)是非易失性存储器的实例。典型的快闪存储器包含具有以存储器行及列布置的单元的存储器单元阵列。所述阵列细分为存储器单元块。虽然块内的单元中的每一者可经电编程以个别地存储器数据,但...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。