技术编号:6823584
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及,尤其涉及配置有CML(电流型逻辑)构成的超高速操作逻辑电路门阵列这样的。在上述类型的半导体集成电路器件中,例如时序设计,在超过600MHZ的超高频数字信号处理过程中,不能忽略金属布线线路或图形的阻抗。处理超高频数字信号的逻辑电路的代表是CML(电流型逻辑),在这种情况下,此CML由差分放大器构成。根据这样的结构,输入、输出与正、负(或反向)相补偿信号相接,该相位与与差分放大器的输入和输出相对应。在CML作为逻辑电路配置的门阵列中,存在着由正、负...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。