技术编号：6823589
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体集成电路的层间绝缘膜的结构和制造。目前，高度微型构图的半导体器件，特别是动态随机存取存储器(DRAMs)使用四级多晶硅(金属硅化物)互连和两级金属互连。下面将参照例如DRAM的截面图说明这种结构，在DRAM中，存储电容电极形成在位线上。如图1中所示，通过在摄氏温度800到1000度的高温热处理用硼或磷掺杂的低熔点玻璃(BPSG)常规地平面化在第一金属互连13下面起多晶硅互连作用的栅极3、位线6、存储电容下电极9、存储电容上电极10等的台阶(...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。