专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体集成电路的层间绝缘膜的结构和制造。
目前，高度微型构图的半导体器件，特别是动态随机存取存储器(DRAMs)使用四级多晶硅(金属硅化物)互连和两级金属互连。下面将参照例如DRAM的截面图说明这种结构，在DRAM中，存储电容电极形成在位线上。
如图1中所示，通过在摄氏温度800到1000度的高温热处理用硼或磷掺杂的低熔点玻璃(BPSG)常规地平面化在第一金属互连13下面起多晶硅互连作用的栅极3、位线6、存储电容下电极9、存储电容上电极10等的台阶(steps)。
与未掺杂的氧化硅膜相比，由低熔点玻璃膜制成的层间绝缘膜不受热处理过程中产生的应力的影响，并且表现为对可移动的离子例如钠离子的吸收效应。但是，该层间绝缘膜是高度吸湿的，含有大量活性杂质，例如硼或磷，因此不能直接形成在衬底或金属互连上。
因此，如图1的例子中所示，通过在未掺杂的氧化硅膜41和43、71和73，和111和113之间夹有低熔点玻璃膜42、72和112形成第一、第二和第三层间绝缘膜4、7和11。
最近，不涉及高温处理的平面化，例如化学机械抛光(CMP)和施加和深腐蚀二氧化硅的方法，在晶体管连续减小特征尺寸时变得很普遍了。
这种常规方法有下面的问题。即，由于低熔点玻璃膜不能直接形成在互连上，所以它被夹在氧化硅膜之间，这使层间绝缘膜的结构复杂化，并且增加了制造步骤的数量。
为减少形成氧化硅膜的步骤的数量，层间绝缘膜可以只由未掺杂的氧化硅膜形成。但是，如果层间绝缘膜只由氧化硅膜形成，则在用于减少多晶硅或金属硅化物的电阻的高温热处理过程中会有重应力作用在衬底上。结果，晶体管特性降低，从而增加结漏电流。
在考虑了上述情况的基础上提出了本发明，本发明的目的是提供半导体器件及制造半导体器件的方法，其中半导体器件由衬底上的多晶硅或金属硅化物制成的至少两层互连形成，并且用形成层间绝缘膜的少量步骤制造。
为实现上述目的，根据本发明的第一基本方面，提供的半导体器件，是通过在衬底上叠置由多晶硅或金属硅化物制成的至少两个互连形成的，其中用于绝缘第一和第二互连的第一层间绝缘膜是通过在一对未掺杂的、上和下氧化硅膜之间夹有用硼或磷掺杂的低熔点玻璃形成的，另一层间绝缘膜是未掺杂的氧化硅膜。
在本发明第一基本方面中，夹在衬底和第一互连之间并由夹有低熔点玻璃的一对上和下氧化硅膜制成的第一层间绝缘膜中的一个氧化硅膜的厚度不小于20nm。
在本发明第一基本方面中，夹在衬底和第一互连之间并由夹有低熔点玻璃的一对上和下氧化硅膜制成的第一层间绝缘膜中的另一氧化硅膜的厚度不小于20nm。
这些氧化硅膜的厚度只要在等于或大于20nm的范围内就足够了。
根据本发明的第二基本方面，提供通过在衬底上叠置由多晶硅或金属硅化物制成的至少两个互连形成半导体器件的制造方法，包括以下步骤通过在未掺杂氧化硅膜之间夹有用硼或磷掺杂的低熔点玻璃，形成用于绝缘第一和第二互连的第一层间绝缘膜；用未掺杂氧化硅膜形成第二层间绝缘膜；和在不低于摄氏温度800度的条件下热处理第二层间绝缘膜。
热处理温度范围没有特别限定，只要高于摄氏温度800度即可，最好是摄氏温度800到1200度。
在具有这种结构的半导体器件中，第二层间绝缘膜还可以具有与第一层间绝缘膜相同的结构，即在这种结构中低熔点玻璃被夹在一对未掺杂的、上和下氧化硅膜之间。第三和后续的层间绝缘膜可以是氧化硅膜。而且在这种情况下，可以与第一层间绝缘膜相同地进行热处理。
根据本发明，由于第一层间绝缘膜是通过在一对上和下氧化硅膜之间叠加BPSG膜形成的，所以第二和后续的层间绝缘膜可以只用氧化硅膜形成。在膜成型中，形成第二和后来的层间绝缘膜的步骤的数量减少了，从而大大简化了工艺。
由于由热处理产生的上氧化硅层间绝缘膜的应力松弛下来，所以可以减小晶体管特性下降和所得到结的漏电流。
当通过在氧化硅膜之间夹有BPSG膜形成第一和第二层间绝缘膜时，步骤的数量减少了，另外，使用腐蚀选择性可以减少腐蚀停止层的腐蚀损失，由此提高电绝缘的可靠性。
参照下面的详细说明和附图使本发明的上述和其它目的、特征和优点对于本领域技术人员更加明显，其中附图以示意性例子表示结合有本发明原理的优选实施例。
图1是表示常规半导体器件的示意结构的剖面图；图2是表示根据本发明的第一实施例半导体器件的示意结构的剖面图；图3是表示由氧化硅膜向硅衬底进行磷扩散中磷扩散防止效应的曲线；图4是表示位接触电阻值的变化相对于热处理温度的曲线；图5是表示根据本发明的第二实施例半导体器件的示意结构的剖面图。
下面参照
本发明的几个优选实施例。
图2是表示根据本发明的第一实施例半导体器件的示意结构的剖面图。
在图2中，参考标号1表示衬底；2表示元件隔离氧化膜；3表示栅极；41和43表示氧化硅膜；和42表示低熔点玻璃膜(称为BPSG)。通过在一对下和上氧化硅膜41和43之间夹BPSG膜42形成第一层间绝缘膜4。参考标号5表示位接触；6表示位线；8表示电容接触；9表示存储电容下电极；10表示存储电容上电极；12表示金属接触；13表示第一金属互连；14表示第四层间绝缘膜；15表示第二金属互连；16表示覆盖绝缘膜；17表示由未掺杂氧化硅膜制成的第二层间绝缘膜；18表示由未掺杂的氧化硅膜制成的第三层间绝缘膜。
为了对形成在衬底1上的元件隔离氧化膜2和栅极3实施掩埋和平面化步骤，在由硅化钨制成的位线6下面形成第一层间绝缘膜4。形成BPSG膜42之后，在摄氏温度800到900度进行热处理以焙烧它并减小栅极3的电阻。
在形成位线6之后形成第二层间绝缘膜17，并在形成存储电容上电极10之后形成第三层间绝缘膜18。两膜都只由未掺杂氧化硅膜形成。
用CMP或施加和深腐蚀二氧化硅的方法平面化第二和第三层间绝缘膜17和18。对平面化方法并不作特别限定。
夹有BPSG膜42的未掺杂氧化硅膜41和43必须足够厚以防止磷从BPSG膜42扩散。
图3是表示磷从BPSG膜42向衬底1扩散的程度的实验结果。更具体地说，图3表示用次级离子质谱仪检查磷从BPSG膜42向硅衬底1扩散的结果。
在样品氮中在摄氏温度850度进行热处理30分钟，同时硅衬底1和BPSG膜42之间的氧化硅膜41的厚度在5到20nm之间变化。纵坐标表示在衬底中扩散的磷的浓度，而横坐标表示距离硅衬底的深度。
从这些结果看出，通过把氧化硅膜41的厚度设置为20nm或更大可以将磷从BPSG膜42的扩散抑制在1×1016cm-3或更少的低浓度。
因此希望第一层间绝缘膜4的氧化硅膜41和43的厚度等于或大于20nm。
用掺杂大量磷的例如多晶硅或硅化钨之类的金属硅化物形成位接触5、位线6、电容接触8、存储电容下电极9和存储电容上电极10。这些接触和电极必须在高温热处理以减少它们的电阻。
图4表示位接触电阻的热处理温度相关性的例子。热处理是在氮中进行30分钟。
根据图4，必须在摄氏温度800到850度进行热处理，以得到1000Ω(欧姆)或更小的低接触电阻。
如果未掺杂的氧化硅膜在摄氏温度800度或更高温度的条件下进行高温热处理，则膜中的水蒸发，从而使膜致密化并增加应力。此应力可能直接作用于衬底1上，从而降低晶体管特性并增加结漏电流，结果DRAM存储单元的信息保持特性不好。
与氧化硅膜相反，BPSG膜在摄氏温度800度或更高温度变软。这基本上消除了在第一层间绝缘膜4中应力的产生。
因而，使用用于第一层间绝缘膜4的BPSG膜42，如图2中所示，在用于减少位接触5、位线6、电容接触8、存储电容下电极9和存储电容上电极10的电阻的热处理过程中，在第二和第三层间绝缘膜17和18中产生的任何应力都被形成第一层间绝缘膜4的BPSG膜42消除了，并且不会直接作用于衬底1上。
BPSG膜42对例如钠离子之类的可移动离子公认表现为吸收效应。因此第一层间绝缘膜4可以防止可移动离子在工艺过程中污染衬底1。
图5表示本发明的第二实施例。在第二实施例中，第一和第二层间绝缘膜是由BPSG膜形成。
如图5所示，用一对下和上氧化硅膜71和73和夹在这些氧化硅膜之间的BPSG膜72形成第二层间绝缘膜7。剩余的结构与图2中所示的第一实施例中的相同。
具有图5中所示结构的半导体器件的形成步骤如下。
在256-Mb或1-Gb DRAM的存储单元中位接触5和栅极3之间或电容接触8和栅极3和位线6之间的对准余量是50nm或更少，其中在DRAM中存储电容部分9和10形成在位线6上。为保持这些互连和接触之间的电绝缘，使用氮化硅膜和氧化硅膜的腐蚀选择性，通过自对准接触成型工艺形成存储单元的接触。
根据此方法，如图5中所示，形成在衬底1上的栅极3的上和侧表面用作为腐蚀停止层的氮化硅膜191和192覆盖。通过淀积厚度大约为20nm的氧化硅膜41形成第一层间绝缘膜4，然后淀积厚度大约为20nm的BPSG膜42和氧化硅膜43。
使用向C3F8或C4F8中加入氧或一氧化碳制备的气体，选择腐蚀形成位接触5。
一般情况下，相对于氮化硅膜的腐蚀选择性，BPSG膜高于未掺杂氧化硅膜。因此，使用BPSG膜42用于第一层间绝缘膜4可以减少在形成位接触中作为腐蚀停止层的氮化硅膜19的腐蚀损失。由于作为腐蚀停止层的氮化硅膜191和192的作用是作为位接触栓5和栅极3之间的绝缘层，如果腐蚀损失很小，则位接触5和栅极3之间的电绝缘的可靠性提高。
位线6是用金属硅化物例如硅化钨形成，它的上和侧表面用氮化硅膜20覆盖，这与栅极3相同。然后，形成作为部分第二层间绝缘膜7的BPSG膜72。
与位接触5相似，电容接触8是利用选择腐蚀形成的。
此时，由于第一和第二层间绝缘膜4和7是由BPSG膜42和72形成的，所以选择性很高。这样，可以减少位线6的侧壁、叠加氮化硅膜20、栅极3的侧壁、和叠加氮化硅膜19的腐蚀损失。
由于上述原因，位线6和电容接触栓8之间的电绝缘提高了。
在形成存储电容部分9和10之后只用未掺杂氧化硅膜形成第三层间绝缘膜。这就减少了膜成型的步骤数量。
除了第一实施例的效果之外，第二实施例还能达到减少在形成自对准接触中作为腐蚀停止层的氮化硅膜19的任何腐蚀损失，并且提高了互连和接触之间的电绝缘。
权利要求
1．一种半导体器件，它是通过在衬底上叠加由多晶硅或金属硅化物制成的至少两层互连形成的，其特征在于，用于绝缘第一和第二互连的第一层间绝缘膜是通过在一对未掺杂的上和下氧化硅膜之间夹有用硼或磷掺杂的低熔点玻璃形成，而另一层间绝缘膜是未掺杂的氧化硅膜。
2．根据权利要求1的半导体器件，其特征在于，夹在所述衬底和所述第一互连之间并由夹有低熔点玻璃的一对上和下氧化硅膜制成的所述第一层间绝缘膜中的一层氧化硅膜的厚度不小于20nm。
3．根据权利要求1的半导体器件，其特征在于，夹在所述衬底和所述第一互连之间并由夹有低熔点玻璃的一对上和下氧化硅膜制成的所述第一层间绝缘膜中的另一氧化硅膜的厚度不小于20nm。
4．根据权利要求1的半导体器件，其特征在于所述第一互连是由多晶硅和金属硅化物制成的栅极，并形成MOS晶体管。
5．根据权利要求1的半导体器件，其特征在于所述第二互连是由多晶硅制成的。
6．根据权利要求1的半导体器件，其特征在于所述第二互连是由多晶硅和金属硅化物制成。
7．制造半导体器件的方法，该半导体器件是通过在衬底上叠加由多晶硅或金属硅化物制成的至少两层互连形成的，该方法包括以下步骤通过在未掺杂氧化硅膜之间夹有用硼或磷掺杂的低熔点玻璃形成用于绝缘第一和第二互连的第一层间绝缘膜；和用未掺杂的氧化硅膜形成第二层间绝缘膜，在不低于摄氏温度800度的温度热处理所述第二层间绝缘膜。
8．一种半导体器件，它是通过在衬底上叠加由多晶硅或金属硅化物制成的至少三层互连形成的，其特征在于，用于绝缘所述第一和第二互连的所述第一层间绝缘膜，和用于绝缘所述第二互连和第三互连的所述第二层间绝缘膜都是通过在一对未掺杂的上和下氧化硅膜之间夹有用硼或磷掺杂的低熔点玻璃形成的，所述第三和后续的层间绝缘膜是未掺杂的氧化硅膜。
9．根据权利要求8的半导体器件，其特征在于所述第一和第二互连具有用氮化硅膜覆盖的上和侧表面，经过互连形成的接触孔是用互连的自对准形成的。
10．一种半导体器件，它是通过在衬底上叠加由多晶硅或金属硅化物制成的至少两层互连形成的，其特征在于，用于绝缘第一和第二互连的第一层间绝缘膜是由用硼或磷掺杂的低熔点玻璃制成，第二和后续的层间绝缘膜是未掺杂的氧化硅膜。
全文摘要
在通过在衬底上叠加而由多晶硅或金属硅化物制成的至少两层互连形成的半导体器件中，用于绝缘第一和第二互连的第一层间绝缘膜是通过在一对未掺杂的、上和下氧化硅膜之间夹有用硼或磷掺杂的低熔点玻璃形成。而另一层间绝缘膜是未掺杂的氧化硅膜。还公开了制造这种半导体器件的方法。
文档编号H01L21/70GK1227406SQ9910083
公开日1999年9月1日 申请日期1999年2月24日 优先权日1998年2月24日
发明者深濑匡 申请人:日本电气株式会社