一种半导体器件的制造方法和电子装置的制造方法
【专利摘要】本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。该方法包括：S101：利用硬掩膜层对半导体衬底进行刻蚀以形成鳍型结构和沟槽；S102：在相邻的鳍型结构之间及沟槽内形成隔离材料层，通过CMP去除隔离材料层高于硬掩膜层的部分以形成浅沟槽隔离；S103：在硬掩膜层上形成具有开口的第二掩膜层，对浅沟槽隔离进行离子注入；S104：去除第二掩膜层和硬掩膜层；S105：通过刻蚀将隔离材料层位于鳍型结构两侧的部分以及浅沟槽隔离去除一定的厚度。该方法包括对浅沟槽隔离进行离子注入以降低所述浅沟槽隔离的刻蚀速率的步骤，可以提高的器件的性能和可靠性。该电子装置包括根据上述的半导体器件的制造方法制得的半导体器件，同样具有上述优点。
【专利说明】
一种半导体器件的制造方法和电子装置
技术领域
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装置。
【背景技术】
[0002]在半导体技术领域中，鳍型场效应晶体管(FinFET)因其自身的优势而得到了广泛的应用。
[0003]鳍型场效应晶体管不仅可以抑制短沟道效应(short-channeleffect ;SCE)，而且具有很多其他优势，例如可以采用自对准双重图形技术(self-aligned-double-patterning ； SADP)。
[0004]然而，在现有的包括鳍型场效应晶体管的半导体器件的制造工艺中，由于选择比的问题，在对位于鳍型结构周围的介电层(隔离材料层)进行刻蚀形成凹槽(recess)的过程中，位于鳍型结构刻蚀区域(Fin cut area)的浅沟槽隔离(STI)往往会受到过度刻蚀。而这一现象会在很大程度上影响器件的性能和可靠性。
[0005]为解决上述技术问题，有必要提出一种新的半导体器件的制造方法。
【发明内容】
[0006]针对现有技术的不足，本发明提出一种半导体器件的制造方法和电子装置。
[0007]本发明的一个实施例提供一种半导体器件的制造方法，包括:
[0008]步骤SlOl:提供半导体衬底，利用硬掩膜层对所述半导体衬底进行刻蚀以形成鳍型结构和用于容置浅沟槽隔离的沟槽；
[0009]步骤S102:在相邻的所述鳍型结构之间以及所述沟槽内形成隔离材料层，通过CMP去除所述隔离材料层高于所述硬掩膜层的部分以形成浅沟槽隔离；
[0010]步骤S103:在所述硬掩膜层上形成在所述浅沟槽隔离的上方具有开口的第二掩膜层，通过所述开口对所述浅沟槽隔离进行离子注入以降低所述浅沟槽隔离的刻蚀速率；
[0011]步骤S104:去除所述第二掩膜层和所述硬掩膜层；
[0012]步骤S105:通过刻蚀将所述隔离材料层位于所述鳍型结构两侧的部分以及所述浅沟槽隔离去除一定的厚度。
[0013]示例性地，在所述步骤S104与所述步骤S105之间还包括步骤S1045:
[0014]对所述浅沟槽隔离进行退火处理。
[0015]示例性地，在所述步骤S103中，所述离子注入所注入的离子包括碳离子。
[0016]示例性地，在所述步骤S103中，所述离子注入的注入方向垂直于所述半导体衬底的上表面。
[0017]示例性地，在所述步骤SlOl中，所述硬掩膜层自上而下依次包括氧化硅层、氮化硅层和氧化硅层；并且，在所述步骤S102中，所述硬掩膜层的最上层的氧化硅层在所述CMP中被去除。
[0018]示例性地，在所述步骤S102中，在形成所述隔离材料层之前先形成位于所述隔离材料层下方的衬垫材料层；在所述步骤S102中，所述衬垫材料层高于所述硬掩膜层的部分在所述CMP中一并被去除；在所述步骤S105中，所述衬垫材料层一并被刻蚀。
[0019]示例性地，在所述步骤SlOl中，形成所述鳍型结构和所述沟槽的方法包括自对准双重图形技术。
[0020]示例性地，在所述步骤S102中，所述隔离材料层的材料包括氧化硅，形成所述隔离材料层的方法包括流体化学气相沉积。
[0021]示例性地，在所述步骤S103中，所述第二掩膜层包括光刻胶。
[0022]本发明的另一个实施例提供一种电子装置，其包括半导体器件以及与所述半导体器件相连的电子组件，其中所述半导体器件的制造方法包括:
[0023]步骤SlOl:提供半导体衬底，利用硬掩膜层对所述半导体衬底进行刻蚀以形成鳍型结构和用于容置浅沟槽隔离的沟槽；
[0024]步骤S102:在相邻的所述鳍型结构之间以及所述沟槽内形成隔离材料层，通过CMP去除所述隔离材料层高于所述硬掩膜层的部分以形成浅沟槽隔离；
[0025]步骤S103:在所述硬掩膜层上形成在所述浅沟槽隔离的上方具有开口的第二掩膜层，通过所述开口对所述浅沟槽隔离进行离子注入以降低所述浅沟槽隔离的刻蚀速率；
[0026]步骤S104:去除所述第二掩膜层和所述硬掩膜层；
[0027]步骤S105:通过刻蚀将所述隔离材料层位于所述鳍型结构两侧的部分以及所述浅沟槽隔离去除一定的厚度。
[0028]示例性地，在所述步骤S104与所述步骤S105之间还包括步骤S1045:
[0029]对所述浅沟槽隔离进行退火处理。
[0030]示例性地，在所述步骤S103中，所述离子注入所注入的离子包括碳离子。
[0031]示例性地，在所述步骤S103中，所述离子注入的注入方向垂直于所述半导体衬底的上表面。
[0032]本发明的半导体器件的制造方法包括对浅沟槽隔离进行离子注入以降低所述浅沟槽隔离的刻蚀速率的步骤，可以降低在对隔离材料层位于鳍型结构两侧的部分进行刻蚀的过程中浅沟槽隔离的刻蚀速率，从而提高的器件的性能和可靠性。本发明的电子装置包括根据上述的半导体器件的制造方法制得的半导体器件，同样具有上述优点。
【附图说明】
[0033]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0034]附图中:
[0035]图1A、图1B、图1C、图1D、图1E、图1F、图1G和图1H为本发明的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的示意图；
[0036]图2为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图。
【具体实施方式】
[0037]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0038]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
[0039]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0040]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0041]本发明的一个实施例提供一种半导体器件的制造方法。其中，图1A至图1H为本发明的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的示意图；图2为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图。
[0042]如图1A至图1H所示，本实施例的半导体器件的制造方法包括如下步骤:
[0043]步骤Al:提供半导体衬底100，利用硬掩膜层(HM) 200对半导体衬底100进行刻蚀以形成鳍型结构(Fin) 1001和用于容置浅沟槽隔离(STI)的沟槽1002，如图1A所示。
[0044]示例性地，形成鳍型结构1001和沟槽1002的方法为自对准双重图形技术(SADP)。采用自对准双重图形技术，可以保证形成的鳍型结构1001具有更好的形貌。
[0045]其中，硬掩膜层200可以为单层结构，也可以为多层结构。在一个示例中，硬掩膜层(HM) 200为三层结构，自上而下依次包括氧化硅层、氮化硅层和氧化硅层。
[0046]步骤A2:形成衬垫材料层1020和位于其上的隔离材料层1030，如图1B所示。
[0047]其中，隔离材料层1030用于填充沟槽1002以及位于相邻的鳍型结构1001之间的区域。
[0048]示例性地，衬垫材料层1020的材料可以为氧化硅、氮化硅或其他合适的材料。形成衬垫材料层1020的方法可以为沉积法或其他合适的方法。隔离材料层1030的材料可以为氧化硅或其他合适的材料。形成隔离材料层1030的方法可以为流体化学气相沉积(FCVD)或其他合适的方法。
[0049]在某些情况中，可以仅形成隔离材料层1030，而不形成衬垫材料层1020。
[0050]步骤A3:通过CMP (化学机械抛光)去除隔离材料层1030和衬垫材料层1020高于硬掩膜层200的部分以形成衬垫层102和浅沟槽隔离(STI) 103，如图1C所示。
[0051]其中，在步骤A3中也可以同时去除一定厚度的硬掩膜层200。示例性地，硬掩膜层(HM) 200为三层结构，自上而下依次包括氧化硅层、氮化硅层和氧化硅层；在本步骤中，位于上层的氧化硅层被去除。
[0052]其中，浅沟槽隔离103为位于鳍型结构刻蚀区域(Fin cut area)的浅沟槽隔离。
[0053]步骤A4:在硬掩膜层200上形成掩膜层300，其中掩膜层300在浅沟槽隔离103的上方具有开口 3001，如图1D所示。
[0054]其中，掩膜层300的材料可以为光刻胶或其他合适的材料。示例性地，形成掩膜层300的方法可以为:沉积光刻胶层并进行曝光、显影处理。
[0055]步骤A5:通过开口 3001对浅沟槽隔离103进行离子注入以降低浅沟槽隔离103的刻蚀速率，如图1E所示。
[0056]示例性地，所注入的离子可以为碳或其他合适的离子。
[0057]其中，通过对浅沟槽隔离103进行离子注入，可以降低浅沟槽隔离103在后续对位于鳍型结构1001两侧的介电材料(隔离材料层1030的一部分)进行刻蚀的过程中的刻蚀速率。也就是说，可以降低在后续对位于鳍型结构1001两侧的介电材料进行刻蚀的过程中的浅沟槽隔离103的损失。
[0058]示例性地，在进行离子注入时所采用的注入方式为垂直注入，即注入方向与半导体衬底100的上表面成直角。其中，在图1E中，长箭头方向代表离子注入方向；而浅沟槽隔离103内的短箭头则代表注入的离子。
[0059]步骤A6:去除掩膜层300和硬掩膜层200，如图1F所示。
[0060]其中，去除掩膜层300和硬掩膜层200的方法可以为剥离法或其他合适的方法，在此并不进行限定。
[0061]步骤A7:对浅沟槽隔离103进行退火处理，如图1G所示。
[0062]其中，对浅沟槽隔离103进行退火处理，可以调节离子(例如碳离子)在浅沟槽隔离103内的分布，从而进一步调整浅沟槽隔离的刻蚀速率。在本实施例中，通过对浅沟槽隔离103进行离子注入(步骤A5)并进行退火处理(步骤A7)，可以降低浅沟槽隔离103在后续对位于鳍型结构1001两侧的介电材料进行刻蚀的过程中的刻蚀速率。S卩，提高刻蚀选择比从而控制浅沟槽隔离103的不当刻蚀，从而改善制得的半导体器件的性能和可靠性。
[0063]示例性地，该退火处理为对整个半导体衬底100以及位于其上的部件(例如浅沟槽隔离103)进行，所采用的退火方式可以为快速热退火、激光退火等，在此并不进行限定。
[0064]步骤AS:通过刻蚀将位于鳍型结构1001两侧的介电层(例如隔离材料层)以及浅沟槽隔离103去除一定的厚度，如图1H所示。
[0065]其中，该一定的厚度为小于浅沟槽隔离103的高度的任意厚度，具体可以根据实际工艺需要进行设定。
[0066]通过步骤A8，可以在鳍型结构1001的两侧形成凹槽(recess)。
[0067]其中，所采用的刻蚀方法可以为干法刻蚀、湿法刻蚀或其他合适的方法。当具有衬垫层102(衬垫材料层1020)时，在本步骤中，位于鳍型结构1001两侧的衬垫材料层1020以及位于浅沟槽隔离103两侧的衬垫层102也将一并被刻蚀。
[0068]在本步骤中，位于鳍型结构刻蚀区域的浅沟槽隔离103不会受到过度刻蚀。如图1H所示，经过刻蚀，位于鳍型结构1001两侧的介电层所剩余的部分与浅沟槽隔离103的剩余的部分具有基本相同的高度(而在现有技术中，浅沟槽隔离103往往遭受过渡刻蚀，因而浅沟槽隔离103的剩余部分的高度通常小于位于鳍型结构1001两侧的介电层所剩余的部分的高度)。
[0069]至此，完成了本发明实施例的半导体器件的制造方法的关键步骤的介绍。在上述步骤Al至AS的各步骤之间以及步骤AS之后，还可以包括其他步骤，此处不再赘述。
[0070]本发明实施例的半导体器件的制造方法包括对浅沟槽隔离进行离子注入以降低所述浅沟槽隔离的刻蚀速率的步骤，可以降低在对隔离材料层位于鳍型结构两侧的部分进行刻蚀的过程中浅沟槽隔离的刻蚀速率，从而提高的器件的性能和可靠性。
[0071]图2示出了本发明的一个实施例的半导体器件的制造方法的关键步骤，包括:
[0072]在步骤SlOl中，提供半导体衬底，利用硬掩膜层对所述半导体衬底进行刻蚀以形成鳍型结构和用于容置浅沟槽隔离的沟槽；
[0073]在步骤S102中，在相邻的所述鳍型结构之间以及所述沟槽内形成隔离材料层，通过CMP去除所述隔离材料层高于所述硬掩膜层的部分以形成浅沟槽隔离；
[0074]在步骤S103中，在所述硬掩膜层上形成在所述浅沟槽隔离的上方具有开口的第二掩膜层，通过所述开口对所述浅沟槽隔离进行离子注入以降低所述浅沟槽隔离的刻蚀速率;
[0075]在步骤S104中，去除所述第二掩膜层和所述硬掩膜层；
[0076]在步骤S105中，通过刻蚀将所述隔离材料层位于所述鳍型结构两侧的部分以及所述浅沟槽隔离去除一定的厚度。
[0077]本发明的另一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件为根据如上所述的半导体器件的制造方法所制得的半导体器件。该电子组件，可以为分立器件、集成电路等任何电子组件。
[0078]示例性地，所述半导体器件的制造方法包括:
[0079]步骤SlOl:提供半导体衬底，利用硬掩膜层对所述半导体衬底进行刻蚀以形成鳍型结构和用于容置浅沟槽隔离的沟槽；
[0080]步骤S102:在相邻的所述鳍型结构之间以及所述沟槽内形成隔离材料层，通过CMP去除所述隔离材料层高于所述硬掩膜层的部分以形成浅沟槽隔离；
[0081]步骤S103:在所述硬掩膜层上形成在所述浅沟槽隔离的上方具有开口的第二掩膜层，通过所述开口对所述浅沟槽隔离进行离子注入以降低所述浅沟槽隔离的刻蚀速率；
[0082]步骤S104:去除所述第二掩膜层和所述硬掩膜层；
[0083]步骤S105:通过刻蚀将所述隔离材料层位于所述鳍型结构两侧的部分以及所述浅沟槽隔离去除一定的厚度。
[0084]示例性地，在所述步骤S104与所述步骤S105之间还包括步骤S1045:
[0085]对所述浅沟槽隔离进行退火处理。
[0086]示例性地，在所述步骤S103中，所述离子注入所注入的离子包括碳离子。
[0087]示例性地，在所述步骤S103中，所述离子注入的注入方向垂直于所述半导体衬底的上表面。
[0088]本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、V⑶、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括上述半导体器件的中间产品。
[0089]本发明实施例的电子装置，由于使用了上述的半导体器件的制造方法所制得的半导体器件，因而同样具有上述优点。
[0090]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件的制造方法，其特征在于，所述方法包括: 步骤SlOl:提供半导体衬底(100)，利用硬掩膜层(200)对所述半导体衬底进行刻蚀以形成鳍型结构(1001)和用于容置浅沟槽隔离的沟槽(1002); 步骤S102:在相邻的所述鳍型结构之间以及所述沟槽内形成隔离材料层(1030)，通过CMP去除所述隔离材料层高于所述硬掩膜层的部分以形成浅沟槽隔离(103); 步骤S103:在所述硬掩膜层上形成在所述浅沟槽隔离的上方具有开口(3001)的第二掩膜层(300)，通过所述开口对所述浅沟槽隔离进行离子注入以降低所述浅沟槽隔离的刻蚀速率； 步骤S104:去除所述第二掩膜层和所述硬掩膜层； 步骤S105:通过刻蚀将所述隔离材料层位于所述鳍型结构两侧的部分以及所述浅沟槽隔离去除一定的厚度。2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104与所述步骤S105之间还包括步骤S1045: 对所述浅沟槽隔离进行退火处理。3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述离子注入所注入的离子包括碳离子。4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述离子注入的注入方向垂直于所述半导体衬底的上表面。5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤SlOl中，所述硬掩膜层自上而下依次包括氧化硅层、氮化硅层和氧化硅层；并且，在所述步骤S102中，所述硬掩膜层的最上层的氧化硅层在所述CMP中被去除。6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，在形成所述隔离材料层之前先形成位于所述隔离材料层下方的衬垫材料层；在所述步骤S102中，所述衬垫材料层高于所述硬掩膜层的部分在所述CMP中一并被去除；在所述步骤S105中，所述衬垫材料层一并被刻蚀。7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤SlOl中，形成所述鳍型结构和所述沟槽的方法包括自对准双重图形技术。8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述隔离材料层的材料包括氧化硅，形成所述隔离材料层的方法包括流体化学气相沉积。9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述第二掩膜层包括光刻胶。10.一种电子装置，其特征在于，包括半导体器件以及与所述半导体器件相连的电子组件，其中所述半导体器件的制造方法包括: 步骤SlOl:提供半导体衬底，利用硬掩膜层对所述半导体衬底进行刻蚀以形成鳍型结构和用于容置浅沟槽隔离的沟槽； 步骤S102:在相邻的所述鳍型结构之间以及所述沟槽内形成隔离材料层，通过CMP去除所述隔离材料层高于所述硬掩膜层的部分以形成浅沟槽隔离； 步骤S103:在所述硬掩膜层上形成在所述浅沟槽隔离的上方具有开口的第二掩膜层，通过所述开口对所述浅沟槽隔离进行离子注入以降低所述浅沟槽隔离的刻蚀速率； 步骤S104:去除所述第二掩膜层和所述硬掩膜层； 步骤S105:通过刻蚀将所述隔离材料层位于所述鳍型结构两侧的部分以及所述浅沟槽隔离去除一定的厚度。11.如权利要求10所述的电子装置，其特征在于，在所述步骤S104与所述步骤S105之间还包括步骤S1045: 对所述浅沟槽隔离进行退火处理。12.如权利要求10所述的电子装置，其特征在于，在所述步骤S103中，所述离子注入所注入的离子包括碳离子。13.如权利要求10所述的电子装置，其特征在于，在所述步骤S103中，所述离子注入的注入方向垂直于所述半导体衬底的上表面。
【文档编号】H01L21/266GK105870019SQ201510033538
【公开日】2016年8月17日
【申请日】2015年1月22日
【发明人】杜丽娟, 赵海
【申请人】中芯国际集成电路制造(上海)有限公司