技术编号:6825146
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及,即互补金属氧化物场效应晶体管(CMOS FET)。半导体芯片的制造工艺的成本和成品率取决于多种因素。一个因素是工艺期间使用的掩模(掩模层)的数量。工艺中使用的掩模数量的增多通常增加了工艺的成本。另一个因素是工艺使用自对准处理步骤或未对准公差结构的程度。未对准公差结构为制造时与以前形成或随后形成的结构有高度的未对准公差的结构。显然,由于减少了因未对准而无法使用的芯片数量,自对准步骤或未对准公差结构增加了制造工艺的成品率。因此,通常优选减少掩模的数...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。