技术编号:6846272
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。背景技术 低介电常数(低K)电介质材料(或者层间电介质层、“ILD”)由于在亚0.18微米生产工艺过程中能够使用铜来互连,因此在改进集成电路制造的远景发展方面起重要作用。在集成电路制造中采用低K ILD来使铜互连与其外界电绝缘,以确保在互连间较少交扰。由于交扰会引起电路中的故障,因此交扰是集成电路制造中的一个共同问题。交扰随着集成电路尺寸不断缩小而变得更为明显。集成电路制造中采用的常规层间材料介电常数通常属于>0.3范围。然而,在单芯片上输入端/输出端的密...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。