技术编号:6852011
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明有关一种制造铜内连线(copper interconnect)的方法,特别是一种避免造成内连线表面凹陷(dishing)的制造铜内连线方法。在半导体组件尺寸缩小至次微米领域后,由于铜内连线可有效降低RC延迟(delay)时间及提高电迁移(electromigration)的特性,可以使其成为一重要的制造方法。而双层嵌入(dual damascene)技术则是现在制造铜导线的主要技术。过去形成多层铜内连线结构的方法大致如下首先,如附图说明图1A所示,在...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。