专利名称：以覆盖层制造铜内连线的方法
技术领域：
本发明有关一种制造铜内连线(copper interconnect)的方法，特别是一种避免造成内连线表面凹陷(dishing)的制造铜内连线方法。
在半导体组件尺寸缩小至次微米领域后，由于铜内连线可有效降低RC延迟(delay)时间及提高电迁移(electromigration)的特性，可以使其成为一重要的制造方法。而双层嵌入(dual damascene)技术则是现在制造铜导线的主要技术。过去形成多层铜内连线结构的方法大致如下首先，如
图1A所示，在一底材(未显示)上有一铜内连线101，然后，沉积一绝缘层102于此铜内连线101之上。其次，蚀刻此绝缘层102以形成一双层嵌入开口。然后，沉积一阻障层103，比如钽或氮化钽，于双层嵌入开口表面。之后再沉积一铜金属层104以填满该双层嵌入开口。最后除去位于绝缘层102表面上多余的铜及阻障层，即形成多层铜内连线。在实际制作中，位于绝缘层102表面上多余的铜金属可以化学机械研磨法(CMP)去除。但是由于铜的研磨速率会较周围其它材料，比如阻障层的研磨速率快，所以会导致铜内连线上发生表面凹陷现象(dishing)，如图1B所示，使得铜内连线105表面出现一凹陷区106，此会造成金属线细化及电阻值升高的问题。此表面凹陷问题在较宽的内连线及大面积的铜区域中尤为严重。
另外，假如以低介电值(low-K)材料作为金属层间介电层(IMD)时，通常会在其上沉积一层保护层(passivation layer)，比如氮化硅(SiNx)或碳化硅(SiC)，以防止低介电值材料表面因为研磨而刮伤或是与研磨液接触而发生性质变异。如图2A所示，在一铜内连线201上沉积一低介电值介电层202，然后再沉积一层保护层203。其次，蚀刻该保护层203与介电层202以形成一双层嵌入开口。然后，沉积一阻障层204，比如钽或氮化钽，于双层嵌入开口表面。之后再沉积一铜金属层205以填满此双层嵌入开口。最后以化学机械研磨法除去位于保护层203表面上多余的铜及阻障层，即形成多层铜内连线。但如前所述，由于铜的研磨速率较周围其它材料快，所以会导致铜内连线上发生表面凹陷现象，如图2B所示，使得铜内连线206表面出现一凹陷区207，造成低介电值介电层202部分区域208暴露出来，而发生材料性质变异。因此，表面凹陷现象是形成铜内连线时亟需解决的一重要问题。
本发明的目的是提供一种制造铜内连线的方法，该方法可避免在制造铜内连线时发生铜内连线表面凹陷现象从而克服金属线细化、电阻值升高以及低介电值介电材料的性质变异等问题。
根据本发明的上述目的，本发明的制造铜内连线的方法主要是利用一覆盖层选择性地覆盖在双层嵌入结构的正上方，然后再以化学机械研磨法进行研磨，由此可以平衡铜与周围材质间研磨速率的差距，从而获得到一较平坦的表面；详细步骤如下所述首先，在一铜内连线的上形成一介电层，此介电层的材质可以为氧化硅或低介电值物质。如为低介电值物质则再沉积一保护层，比如氮化硅或碳化硅，于介电层表面上。其次，蚀刻此介电层以形成一双层嵌入开口，然后沉积一阻障层，比如钽或氮化钽，于双层嵌入开口表面。之后，再沉积一铜金属层以填满此双层嵌入开口。然后，沉积一覆盖层于铜金属层表面上。此覆盖层的材质可以是金属、多晶硅、氧化硅、氮化硅、碳化硅、旋涂式玻璃或低介电值材料。然后沉积一光阻层，并进行图案转移以形成一光阻幕罩。此光阻幕罩的宽度大约与双层嵌入开口的宽度相当，并且位于双层嵌入开口的正上方。之后，进行一蚀刻步骤以除去未被光阻幕罩遮蔽到的覆盖层，覆盖层的剩余部分位于该双层嵌入开口的正上方。然后除去此光阻幕罩。再以化学机械研磨法除去覆盖层的剩余部分及部分的铜金属层，以裸露出部分阻障层。最后，再一次以化学机械研磨法除去部分的阻障层及部分的铜金属层，以裸露出部分介电层，如此便完成多层铜内连线的制造。
采用本发明的方法，由于主要是利用一覆盖层选择性地置于双层嵌入结构的正上方，以平衡铜与周围材质间研磨速率的差距，从而有效地解决了铜导线表面凹陷问题，同时因采用化学机械研磨法进行研磨，因此可以得到一较平坦的表面，确保了材料的性质不改变。
为了更清楚理解本发明的目的、特点和优点，下面对本发明的较佳实施例进行详细说明。但应理解的是，本实施例仅仅是用以描述本发明的一特定范例，并非用以限定本发明的范围。
图1A是传统的铜内连线的截面示意图；图1B是传统的铜内连线的表面凹陷现象的截面示意图；图2A是传统的含有保护层的铜内连线的截面示意图；图2B是传统的含有保护层的铜内连线的表面凹陷现象的截面示意图；图3A至图3F是采用本发明的一较佳实施例的方法于各阶段制造多层铜内连线的的截面示意图；图4A至图4F是采用本发明另一较佳实施例的方法于各阶段制造多层铜内连线的截面示意图。
本发明的一实施例如图3A至图3F所示。首先，如图3A所示，在一底材(未显示)上有一铜内连线301。其次，在此铜内连线301上沉积一绝缘层302，比如氧化硅。蚀刻绝缘层302以形成一双层嵌入开口，然后沉积一阻障层303，比如钽或氮化钽，于双层嵌入开口表面。之后，再沉积一铜金属层304以填满此双层嵌入开口。然后，沉积一覆盖层305于铜金属层304表面上。此覆盖层305的材质可以是金属、多晶硅、氧化硅、氮化硅、碳化硅、旋涂式玻璃(SOG)或低介电值材料。然后沉积一光阻层，并进行图案转移以形成一光阻幕罩306，如图3B所示。此光阻幕罩306的宽度大约与双层嵌入开口的宽度相当，并且位于双层嵌入开口的正上方。之后，进行一蚀刻步骤以除去未被光阻幕罩306遮蔽到的覆盖层，覆盖层305的剩余部分307则是位于该双层嵌入开口的正上方，如图3C所示。然后除去此光阻幕罩306，如图3D所示。以化学机械研磨法除去覆盖层305的剩余部分307与位于阻障层303上方的多余的铜金属层304，以裸露出部分的阻障层303并形成双层嵌入结构308，如图3E所示。最后，再进一步以化学机械研磨法除去多余的阻障层303及部分的铜金属层304，以裸露出部分绝缘层302，这样便完成多层铜内连线的制造，如图3F所示。其中，铜双层嵌入结构310与绝缘层302的间以阻障层309来隔开。以此方法形成的多层铜内连线具有较平坦的表面，可以避免内连线表面凹陷现象与相关问题。
本发明的另一实施例如图4A至图4F所示。首先，如图4A所示，在一底材(未显示)上有一铜内连线401。其次，在此铜内连线401上沉积一介电层402，此介电层402是以低介电值材质形成，比如旋涂式高分子低介电值材料，它为一种芳香烃碳水化合物以及以化学气相沉积法形成的含掺杂碳的氧化硅。一般低介电值材料的介电值大约小于4.0。然后沉积一保护层403于此介电层402表面上，此保护层403的材质可以是氮化硅或碳化硅。之后，蚀刻此介电层402与保护层403以形成一双层嵌入开口。然后沉积一阻障层404，比如钽或氮化钽，于双层嵌入开口表面。之后，再沉积一铜金属层405以填满此双层嵌入开口。然后，沉积一覆盖层406于铜金属层405表面上。此覆盖层406的材质可以是金属、多晶硅、氧化硅、氮化硅、碳化硅、旋涂式玻璃(SOG)或低介电值材料。然后沉积一光阻层，并进行图案转移以形成一光阻幕罩407，如图4B所示。此光阻幕罩407的宽度大约与双层嵌入开口的宽度相当，并且位于双层嵌入开口的正上方。之后，进行一蚀刻步骤以除去未被光阻幕罩407遮蔽到的覆盖层406，覆盖层406的剩余部分408则是位于双层嵌入开口的正上方，如图4C所示。然后除去此光阻幕罩407，如图4D所示。以化学机械研磨法除去覆盖层406的剩余部分408与位于阻障层404上方的多余的铜金属层405，以裸露出部分阻障层404形成双层嵌入结构409，如图4E所示。最后，再进一步以化学机械研磨法除去多余的阻障层404及部分的铜金属层405，以裸露出部分保护层403，如此便完成多层铜内连线的制造，如图4F所示。其中，铜双层嵌入结构411与介电层402之间以阻障层410来隔开。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求；凡其它未脱离本发明所揭示的精神下所完成的等效改变或替换均应包括在本发明的保护范围内。
权利要求
1.一种形成铜内连线的方法，该方法至少包括下列步骤提供一结构，该结构至少包括一铜内连线；沉积一介电层在该铜内连线表面上；蚀刻该介电层以形成一双层嵌入开口；共形地沉积一阻障层于该双层嵌入开口表面沉积一铜金属层于该阻障层的上，以填满该双层嵌入开口；沉积一覆盖层于该铜金属层表面上；沉积一光阻层于该覆盖层表面上；将图案转移至该光阻层以形成一光阻幕罩，其中该光阻幕罩位于该双层嵌入开口的正上方，且该光阻幕罩的宽度大约等于该双层嵌入开口的宽度；进行蚀刻以除去该覆盖层未被该光阻幕罩遮蔽的部分，该覆盖层的剩余部分位于该双层嵌入开口的正上方；除去该光阻幕罩进行第一次化学机械研磨除去该覆盖层的剩余部分与部分铜金属层，以裸露出部分阻障层；以及进行第二次化学机械研磨除去部分阻障层与部分铜金属层，以裸露出部分介电层表面。
2.如权利要求1所述的方法，其特征在于，所述覆盖层的材质是选自于金属、多晶硅、氧化硅、氮化硅、碳化硅、旋涂式玻璃及低介电值材料之一。
3.如权利要求1所述的方法，其特征在于，所述阻障层的材质至少包括钽。
4.如权利要求1所述的方法，其特征在于，所述阻障层的材质至少包括氮化钽。
5.如权利要求1所述的方法，其特征在于，所述介电层的材质至少包括氧化硅。
6.如权利要求1的方法，其特征在于，还包括形成一保护层于所述介电层的表面上。
7.如权利要求6所述的方法，其特征在于，所述保护层的材质至少包括氮化硅。
8.如权利要求6的方法，其特征在于，所述保护层的材质至少包括碳化硅。
9.一种形成铜内连线的方法，该方法至少包括下列步骤提供一结构，该结构至少包括一铜内连线；沉积一介电层在该第一铜内连线表面上；沉积一保护层在该介电层的表面上；蚀刻该介电层与该保护层以形成一双层嵌入开口；均覆地沉积一阻障层于该双层嵌入开口表面沉积一铜金属层于该阻障层之上，以填满该双层嵌入开口；沉积一覆盖层于该铜金属层表面上；沉积一光阻层于该覆盖层表面上；将图案转移至该光阻层以形成一光阻幕罩，其特征在于，该光阻幕罩位于该双层嵌入开口的正上方，该光阻幕罩的宽度大约等于该双层嵌入开口的宽度；进行蚀刻以除去该覆盖层未被该光阻幕罩遮蔽的部分，该覆盖层的剩余部分位于该双层嵌入开口的正上方；除去该光阻幕罩进行第一次化学机械研磨除去该覆盖层的该剩余部分与部分铜金属层，以裸露出部分该阻障层；以及进行第二次化学机械研磨除去部分阻障层与部分铜金属层，以裸露出部分介电层表面。
10.如权利要求9所述的方法，其特征在于，所述覆盖层的材质选自金属、多晶硅、氧化硅、氮化硅、碳化硅、旋涂式玻璃及低介电值材料之一。
11.如权利要求9所述的方法，其特征在于，所述阻障层的材质至少包括钽。
12.如权利要求9所述的方法，其特征在于，所述阻障层的材质至少包括氮化钽。
13.如权利要求9所述的方法，其特征在于，所述介电层的材质至少包括氧化硅。
14.如权利要求9所述的方法，其特征在于，所述介电层的材质至少包括低介电值材料，该低介电值材料的介电值大约小于4.0。
15.如权利要求14所述的方法，其特征在于，所述低介电值材料至少包括旋涂式高分子低介电值材料。
16.如权利要求5所述的方法，其特征在于，所述旋涂式高分子低介电值材料为芳香烃碳水化合物。
17.如权利要求14所述的方法，其特征在于，所述低介电值材料是以化学气相沉积法形成。
18.如权利要求17所述的方法，其特征在于，所述的以化学气相沉积法形成的低介电值材料至少包括掺杂碳的氧化硅。
19.如权利要求9所述的方法，其特征在于，所述保护层的材质至少包括氮化硅。
20.如权利要求9所述的方法，其特征在于，所述保护层的材质至少包括碳化硅。
全文摘要
本发明提供一种制造铜内连线的方法,该方法可在制造时避免发生铜内连线表面凹陷而造成金属线细化及电阻值升高的问题。本发明提出的方法主要是利用一覆盖层选择性地覆盖在双层嵌入结构的正上方,用以平衡铜与周围材质间研磨速率的差距。这样,在进行化学机械研磨时可以获得一平坦的内连线表面。
文档编号H01L21/70GK1362735SQ01101209
公开日2002年8月7日 申请日期2001年1月5日 优先权日2001年1月5日
发明者蔡腾群, 许嘉麟, 魏咏宗, 杨名声 申请人:联华电子股份有限公司