专利名称：沟槽隔离区的制作方法
技术领域：
本发明有关一种半导体制作，特别是有关一种可应用于所有次微米半导体制作中分隔各组件的沟槽隔离区的制作方法。
由于ULSI制造技术的发展，使得半导体制作可提升至制造相当高密度集成电路的技术层次。为了使集成电路上各半导体组件之间不至于受到互相干扰，必须在各半导体组件之间建立有效的隔离区，以避免产生短路。但当半导体组件逐渐缩小，集成电路的密度提高，欲建立有效及可靠的隔离区以隔离建立各半导体组件的各主动区域变得愈来愈困难。传统上使用的区域氧化法(LOCOS)面临许多的问题，例如鸟嘴结构的形成，此一鸟嘴结构会使得场氧化层大大侵蚀各主动区域。另外，使用区域氧化法所建立的场氧化层所造成表面分布(surface topography)平坦度亦不适于次微米微影技术的要求。
因此，随着集成电路密集度的增加，已愈来愈普遍使用沟槽隔离法如浅沟槽隔离法(shallow trench isolation)以形成与基材上各主动区域共平面的沟槽隔离区。通常在基材上进行非等向性蚀刻，以形成一沟槽，接着使用化学沉积方式将介电材质填入该沟槽，再以化学机械研磨法将填入沟槽中的介电材质磨平坦，以形成与相邻的主动区域共平面的沟槽隔离区。
但是如
图1所示，此种沟槽隔离法会在沟槽隔离区与基材上的主动区域之间形成尖锐的交界角(sharp corner)1，此一尖锐的交界角会使后续的闸极多晶硅层沉积后，由于多晶硅层蚀刻无法到达该尖锐的交界角而极容易在该处留下多晶硅残留物，从而造成各个闸极之间的短路。
本发明的主要目的在于提供一种沟槽隔离区的制作方法，它可减缓一沟槽隔离区与基材上的一相邻的主动区域之间尖锐的交界角，以减少或消除闸极多晶硅在该交界角残留的机会，以避免各闸极间发生短路现象。
本发明的另一目的在于提供一种沟槽隔离区的制作方法，它可减缓一沟槽隔离区与基材上的一相邻的主动区域的间尖锐的交界角，以利于进行后续的闸极多晶硅层的沉积蚀刻，进而提高闸极多晶硅的蚀刻制作空间(process window)。
根据上述的目的，本发明的沟槽隔离区的制作方法至少包括以下步骤提供一硅基材；沉积一第一介电材质层在硅基材上；以微影及蚀刻技术在硅基材上限定一隔离区(an isolation region)；沉积一绝缘材质层在具有此隔离区的硅基材上，并进行非等向性蚀刻，以在此隔离区两侧形成一间隔壁；沉积一垫氧化层在具有含间隔壁的此隔离区的硅基材上；沉积一氮化硅层在垫氧化层上；覆盖一光罩在此氮化硅层上，在经限定的隔离区上进行非等向性蚀刻，以形成一沟槽隔离区(a trenchisolation)；沉积一第二介电材质层在整个硅基材上，以将此第二介电材质填入此沟槽隔离区内，以作为沟槽隔离区内的绝缘材质；使用化学机械研磨法将第二介电材质层磨平坦；除去氮化硅层及垫氧化层，而形成在沟槽隔离区与一相邻的主动区域上具有和缓交界角的沟槽隔离区结构。
采用本发明的上述技术方案，它是以微影及蚀刻技术限定一沟槽隔离区，并以一次间隔壁制作在此沟槽隔离区两侧形成一间隔壁，以消除此沟槽隔离区与一相邻的主动区域的间尖锐的交界角，这样，可增加后续闸极多晶硅的蚀刻制作空间和减少多晶硅在此交界角残留的机会，从而降低闸极短路的危险。
通过下面对本发明的具体实施例结合附图的详细说明可以更清楚理解本发明的目的、特点和优点。
如图2所示，本发明的沟槽隔离区的制作方法为首先提供一硅基材2，沉积一垫氧化层3在硅基材2的上面，其厚度约50~500埃。此垫氧化层3的温度可为约800~1100℃以下，在含氧气的环境中，以热氧化法形成二氧化硅层。接着，沉积一第一氮化硅层4在垫氧化层3上面，其厚度约500~2000埃。此第一氮化硅层4可使用SiH4、NH3、N2及N2O或SiH2Cl2、NH3、N2及N2O作为反应气体，在温度400~800℃下，采用低压CVD方法、电浆CVD方法、或高密度电浆CVD(HDPCVD)方法形成。若采用CVD方法，温度较佳在400~500℃，若采用LPCVD方法，温度较佳在500~800℃。垫氧化层3是作为硅基材2与第一氮化硅层4之间的缓冲层，以降低此两层之间的应力。
如图3所示，以微影及蚀刻技术限定一隔离区41，例如可在硅基材2上覆盖一与硅基材2的扩散层光罩相反的(reverse tone)反扩散层光罩(anti-diffusionlayer mask)。如图4所示，接下来，沉积一第一介电材质层5在整个硅基材2上。此第一介电材质层5可为TEOS、含TEOS的氮化硅、硼磷硅玻璃(BPSG)或经氧化的多晶硅所形成的氧化层。较佳是使用CVD方法所形成的氧化层，例如是以TEOS作为反应气体的LPCVD-SiO2。
如图5所示，接着进行非等向性蚀刻，以在此经限定的隔离区两侧形成一间隔壁6，此时隔离区具有类似MOS结构的结构。较佳采用部份间隔壁干蚀刻法(partialspacer dry etch)，以确保硅基材2上的主动区域不被破坏。如图6所示，然后，沉积一第二垫氧化层7在具有含间隔壁的此隔离区的硅基材上，其厚度约50~500埃，可为电浆CVD方法所形成的二氧化硅层。接着，沉积一第二氮化硅层8在第二垫氧化层7的上面，其厚度约500~2000埃。此第二氮化硅层8可使用SiH4、NH3、N2及N2O或SiH2Cl2、NH3、N2及N2O作为反应气体，在温度400~800℃下，采用低压CVD方法、电浆CVD方法、或高密度电浆CVD(HDPCVD)方法形成。若采用CVD方法，温度较佳在400~500℃，若采用LPCVD方法，温度较佳在500~800℃。第二垫氧化层7是作为硅基材2与第二氮化硅层8之间的缓冲层，以降低此两层之间的应力。而第二氮化硅层8是作为后续第二介电材质层进行化学机械研磨时的阻绝层(stoplayer)。
如图7所示，接下来，覆盖一层光罩在第二氮化硅层8上，在经限定的隔离区41上进行非等向性蚀刻，以形成一沟槽隔离区。例如可覆盖一扩散层光罩在第二氮化硅层8上，并进行隔离区41的非等向性干蚀刻，以形成一未含绝缘材质的沟槽隔离区9。例如可使用CHF3、C2F6、C3F8或CF4作为反应气体，进行隔离区的溅击蚀刻或反应性离子蚀刻，以形成一沟槽隔离区9。较佳地，沟槽隔离区9的宽度约大于0.3μm，深度约为3000至5000埃。
如图8所示，接下来，沉积一第二介电材质层10在具有沟槽隔离区9的硅基材2上，以将第二介电材质填入沟槽隔离区9内，形成已填入绝缘材质的沟槽隔离区12。此第二介电材质层10可为电浆CVD或低压CVD方法所形成的氧化层，例如是TEOS、硼磷硅玻璃(BPSG)、含TEOS的氮化硅或经氧化的多晶硅层。较佳是在温度400至800℃下形成O3-TEOS层，并在温度约950至1050℃下进行热处理约30~130分钟，以增密(density)沟槽隔离区12的绝缘材质。接着，使用化学机械研磨法将第二介电材质层10磨平坦，此化学机械研磨动作至第二氮化硅层8即停止。
如图9所示，依次除去第二氮化硅层8及第二垫氧化层7，而得到硅基材2上的沟槽隔离区9与一相邻的主动区域的交界角11减缓的沟槽隔离区12的结构。可使用加热至180℃的磷酸进行第二氮化硅层8的湿蚀刻，以及使用氢氟酸/氟化铵(HF/NH4F)的混合溶液进行第二垫氧化层7的湿蚀刻。或者使用CHF3、C2F6、C3F8或CF4作为反应气体，以溅击蚀刻或反应性离子蚀刻方式除去第二氮化硅层8及第二垫氧化层7。
在本发明的另一具体实施例中，首先沉积一第一介电材质层在硅基材上，以微影及蚀刻技术限定一隔离区，例如覆盖一与扩散层光罩相反的(reverse tone)反扩散层光罩(anti-diffusion layer mask)在硅基材上。接着，沉积一绝缘材质层在具有隔离区的硅基材上。此绝缘材质层可为TEOS、含TEOS的氮化硅、硼磷硅玻璃(BPSG)或经氧化的多晶硅所形成的氧化层。较佳是使用CVD方法所形成的氧化层，例如是以TEOS做为反应气体的LPCVD-SiO2。然后进行非等向性蚀刻，以在此经限定的隔离区两侧形成一间隔壁。较佳采用部份间隔壁干蚀刻法(partial spacer dryetch)，以确保硅基材上的主动区域不被破坏。
接下来，沉积一垫氧化层在具有包含间隔壁的此隔离区的硅基材上，其可为电浆CVD方法所形成的二氧化硅层；之后，沉积一氮化硅层在此一垫氧化层上，此氮化硅层可使用SiH4、NH3、N2及N2O或SiH2Cl2、NH3、N2及N2O作为反应气体，在温度400~800℃下，采用低压CVD方法、电浆CVD方法、或高密度电浆CVD(HDPCVD)方法形成。若采用CVD方法，温度较佳在400~500℃，若采用LPCVD方法，温度较佳在500~800℃。此垫氧化层是作为硅基材与此氮化硅层之间的缓冲层，以降低此两层之间的应力。而此氮化硅层是作为后续第二介电材质层进行化学机械研磨时的阻绝层(stop layer)。
接着，覆盖一光罩在此氮化硅层上，并在经限定的隔离区进行非等向性干蚀刻，以形成一沟槽隔离区。例如可使用CHF3、C2F6、C3F8或CF4作为反应气体，进行隔离区的溅击蚀刻或反应性离子蚀刻，以形成一沟槽隔离区。较佳地，沟槽隔离区的宽度约大于0.3μm，深度约为3000至5000埃。
接下来，沉积一第二介电材质层在具有此沟槽隔离区的硅基材上，以将第二介电材质填入此沟槽隔离区内作为其绝缘材质。此第二介电材质层可为电浆CVD或低压CVD方法所形成的氧化层，例如是TEOS、硼磷硅玻璃(BPSG)、含TEOS的氮化硅或经氧化的多晶硅层。较佳是在温度400至800℃下形成O3-TEOS层，并在温度约950至1050℃下进行热处理约30~130分钟，以增密(density)此沟槽隔离区的绝缘材质。接着，使用化学机械研磨法将第二介电材质层磨平坦，此化学机械研磨动作至氮化硅层即停止。
接着，依次除去此氮化硅层及垫氧化层，而得到硅基材上此沟槽隔离区与一相邻的主动区域的交界角减缓的沟槽隔离区结构。可使用加热至180℃的磷酸进行此氮化硅层的湿蚀刻，以及使用氢氟酸/氟化铵(HF/NH4F)的混合溶液进行此垫氧化层的湿蚀刻。或者使用CHF3、C2F6、C3F8或CF4作为反应气体，以溅击蚀刻或反应性离子蚀刻方式除去此氮化硅层及垫氧化层。
综上所述，本发明系以微影及蚀刻技术限定一沟槽隔离区，并以一次间隔壁制作在此沟槽隔离区两侧形成一间隔壁，以消除此沟槽隔离区与一相邻的主动区域的间尖锐的交界角，进而增加后续闸极多晶硅的蚀刻制作空间，减少多晶硅在此交界角残留的机会，降低闸极短路的危险。
以上所述仅为本发明的具体实施例而已，并非用以限定本发明的专利保护范围；凡其它未脱离本发明所揭示的精神所完成的等效改变或替换，均应包含在本发明的范围内。
权利要求
1.一种沟槽隔离区的制作方法，其特征在于，它至少包括提供一硅基材；沉积一第一介电材质层在该硅基材上；以微影及蚀刻技术限定一隔离区；沉积一第一绝缘材质层在具有该隔离区的该硅基材上；进行非等向性蚀刻，以在该隔离区两侧形成一间隔壁；沉积一垫氧化层在具有含该间隔壁的该隔离区的该硅基材上；沉积一氮化硅层在该垫氧化层上；覆盖一光罩在该氮化硅层上，进行该隔离区的非等向性蚀刻，以形成一沟槽隔离区；沉积一第二介电材质层在该整个硅基材上，借此将该第二介电材质填入该沟槽隔离区内，以作为该沟槽隔离区内的一绝缘材质；使用化学机械研磨法将该第二介电材质层磨平坦；及除去该垫氧化层及该氮化硅层，而形成一具有缓和交界角的沟槽隔离区结构。
2.如权利要求1所述的方法，其特征在于，所述的第一介电材质层选自下列的材质TEOS、具有TEOS的氮化硅、硼磷硅玻璃或经氧化的多晶硅。
3.如权利要求1所述的方法，其特征在于，所述的第二介电材质层选自下列的材质TEOS、具有TEOS的氮化硅、硼磷硅玻璃及经氧化的多晶硅。
4.如权利要求1所述的方法，其特征在于，所述的第二介电材质层包含O3-TEOS。
5.如权利要求4所述的方法，其特征在于，所述的第二介电材质层的O3-TEOS是在温度400至480℃下形成，并在温度950至1050℃下进行热处理步骤约30至130分钟。
6.如权利要求1所述的方法，其特征在于，所述的间隔壁是采用部份间隔壁干蚀刻法形成。
7.一种沟槽隔离区的制作方法，它至少包括提供一硅基材；沉积一第一垫氧化层在该硅基材上；沉积一第一氮化硅层在该一垫氧化层上；以微影及蚀刻技术限定一隔离区；沉积一第一介电材质层在具有该隔离区的该硅基材上；进行非等向性蚀刻，以在该隔离区两侧形成一间隔壁；沉积一第二垫氧化层在具有含该间隔壁的该隔离区的该硅基材上；沉积一第二氮化硅层在该第二垫氧化层上；覆盖一光罩在该第二氮化硅层上，进行该隔离区的非等向性蚀刻，以形成一沟槽隔离区；沉积一第二介电材质层在该整个硅基材上，借此将该第二介电材质填入该沟槽隔离区内，以作为该沟槽隔离区的一绝缘材质；及使用化学机械研磨法将该第二介电材质层平坦化；除去该第二垫氧化层及第二氮化硅层，而形成一具有缓和交界角的沟槽隔离区结构。
8.如权利要求7所述的方法，其特征在于，所述的第一垫氧化层包含二氧化硅。
9.如权利要求8所述的方法，其特征在于，所述的第一垫氧化层是在温度约800~1100℃下，在含氧气体环境中，以热氧化法形成。
10.如权利要求7所述的方法，其特征在于，所述的间隔壁是采用部份间隔壁干蚀刻法形成。
11.如权利要求7所述的方法，其特征在于，所述的二垫氧化层包含二氧化硅。
12.如权利要求11所述的方法，其特征在于，所述的二垫氧化层是在温度约800~1100℃下，在含氧气体环境中，以热氧化法形成。
13.如权利要求7所述的方法，其特征在于，所述的第一介电材质层选自下列的材质TEOS、具有TEOS的氮化硅、硼磷硅玻璃或经氧化的多晶硅。
14.如权利要求7所述的方法，其特征在于，所述的第二介电材质层选自下列的材质TEOS、具有TEOS的氮化硅、硼磷硅玻璃或经氧化的多晶硅。
15.如权利要求7所述的方法，其特征在于，所述的第二介电材质层包含O3-TEOS。
16.如权利要求15所述的方法，其特征在于，所述的第二介电材质层的O3-TEOS是在温度400至480℃下形成，并在温度950至1050℃下，进行热处理步骤约30至130分钟。
全文摘要
一种沟槽隔离区的制作方法,是以微影及蚀刻技术限定出一沟槽隔离区,并通过一次间隔壁的制作在此沟槽隔离区两侧形成一间隔壁,以消除硅基材上的此沟槽隔离区与一相邻的主动区域之间尖锐的交界角,进而增加后续闸极多晶硅的蚀刻制作空间(process window),减少多晶硅在此交界角的残留机会,从而降低闸极短路的危险。
文档编号H01L21/70GK1362734SQ01101210
公开日2002年8月7日 申请日期2001年1月5日 优先权日2001年1月5日
发明者任柏翰, 卢泽一, 洪雅玲, 曹立武 申请人:联华电子股份有限公司