技术编号:6852012
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明有关一种半导体制作,特别是有关一种可应用于所有次微米半导体制作中分隔各组件的。由于ULSI制造技术的发展,使得半导体制作可提升至制造相当高密度集成电路的技术层次。为了使集成电路上各半导体组件之间不至于受到互相干扰,必须在各半导体组件之间建立有效的隔离区,以避免产生短路。但当半导体组件逐渐缩小,集成电路的密度提高,欲建立有效及可靠的隔离区以隔离建立各半导体组件的各主动区域变得愈来愈困难。传统上使用的区域氧化法(LOCOS)面临许多的问题,例如鸟嘴结构的...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。