内连线结构及其形成方法
【专利摘要】本发明是有关于一种内连线结构及其形成方法。该内连线结构,其包括基底、第一介电层、扩散层及导体层。第一介电层配置于基底上且具有至少一开口。扩散层配置于第一介电层的表面中。导体层配置于开口中。本发明还提供了一种内连线结构的形成方法。本发明所提出的内连线结构及其形成方法可藉由在形成导体层之前，在第一介电层的表面中形成富含电子的扩散层来有效抑制源自导体层的导体材料扩散至第一介电层中，所以可避免相邻的导体层产生桥接，且进而提升元件的元件效能及可靠度。
【专利说明】内连线结构及其形成方法
【技术领域】
[0001] 本发明涉及一种半导体结构及其形成方法的，特别是涉及一种内连线结构及其形 成方法。
【背景技术】
[0002] 随着半导体元件持续微型化，而半导体元件效能的需求持续增加，两层以上的金 属导线设计，已成为超大型集成电路技术所必须采用的方法。此外，目前逐渐多以铜来取 代铝作为内连线，以降低金属导线的电阻值。
[0003] 在铜导线方面，由于铜在氧化硅层、氮化硅层或氮氧化硅层等介电层中呈现较高 的扩散系数，其会在导线之间的介电层进行扩散，而使得相邻的导线产生桥接，进而降低元 件的元件效能及可靠度。此外，随着半导体元件持续微型化，铜在介电层中的扩散现象会使 得元件效能及可靠度更趋恶化。
[0004] 由此可见，上述现有的内连线结构及其形成方法在产品结构、方法与使用上，显然 仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费 尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法 又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如 何能创设一种新的内连线结构及其形成方法，实属当前重要研发课题之一，亦成为当前业 界极需改进的目标。
【发明内容】
[0005] 本发明的目的在于，克服现有的内连线结构存在的缺陷，而提供一种新的内连线 结构，所要解决的技术问题是使其可以避免导体材料扩散的问题，非常适于实用。
[0006] 本发明的另一目的在于，克服现有的内连线结构存在的缺陷，而提供一种新的内 连线结构，所要解决的技术问题是使其可以提升元件效能及可靠度，从而更加适于实用。
[0007] 本发明的再一目的在于，克服现有的内连线结构的形成方法存在的缺陷，而提供 一种新的内连线结构的形成方法，所要解决的技术问题是使其可抑制导体之间产生桥接， 从而更加适于实用。
[0008] 本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出 的一种内连线结构，其包括基底、第一介电层、扩散层及导体层。第一介电层配置于基底上 且具有至少一开口。扩散层配置于第一介电层的表面中。导体层配置于开口中。
[0009] 本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0010] 前述的内连线结构，其中所述的扩散层例如是富电子层。
[0011] 前述的内连线结构，其中所述的富电子层例如是掺杂磷层、掺杂硫层或其组合。
[0012] 前述的内连线结构，其中所述的扩散层例如是N型掺杂层。
[0013] 前述的内连线结构，其中所述的N型掺杂层例如是掺杂磷层、掺杂硫层或其组合。
[0014] 前述的内连线结构，其中所述的表面包括顶表面及侧表面。
[0015] 前述的内连线结构，其中所述的扩散层配置于第一介电层的顶表面中，且内连线 结构还包括阻障层，其配置于导体层与第一介电层之间。
[0016] 前述的内连线结构，其中所述的扩散层还配置于第一介电层的侧表面中，且内连 线结构还包括阻障层，其配置于导体层与扩散层之间。
[0017] 前述的内连线结构，还包括第二介电层，其配置于第一介电层及导体层上。
[0018] 本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的 一种内连线结构，其包括基底、第一介电层、富电子层（electron-rich layer)及导体层。第 一介电层配置于基底上且具有至少一开口。富电子层位于第一介电层的表面中。导体层配 置于开口中。
[0019] 本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提 出的一种内连线结构的形成方法，此方法包括下列步骤。在基底上形成第一介电层。在第 一介电层中形成至少一开口。在第一介电层的表面中形成扩散层。在开口中形成导体层。
[0020] 本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0021] 前述的内连线结构的形成方法，其中所述的表面包括顶表面及侧表面。
[0022] 前述的内连线结构的形成方法，其中在第一介电层中形成开口之前，在第一介电 层的顶表面中形成扩散层。
[0023] 前述的内连线结构的形成方法，还包括在开口的侧壁及底部形成阻障层。
[0024] 前述的内连线结构的形成方法，其中在第一介电层中形成开口之后，在第一介电 层的顶表面及侧表面中形成扩散层。
[0025] 前述的内连线结构的形成方法，还包括在开口的侧壁及底部形成阻障层。
[0026] 前述的内连线结构的形成方法，其中所述的扩散层的形成方法例如是离子植入法 或扩散法。
[0027] 前述的内连线结构的形成方法，其中所述的扩散层例如是富电子层。
[0028] 前述的内连线结构的形成方法，还包括在第一介电层及导体层上形成第二介电 层。
[0029] 本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明 内连线结构及其形成方法至少具有下列优点及有益效果：本发明所提出的内连线结构及其 形成方法可藉由在形成导体层之前，在第一介电层的表面中形成富含电子的扩散层来有效 抑制源自导体层的导体材料扩散至第一介电层中，所以可避免相邻的导体层产生桥接，且 进而提升元件的元件效能及可靠度。
[0030] 综上所述，本发明是有关于一种内连线结构及其形成方法。该内连线结构，其包括 基底、第一介电层、扩散层及导体层。第一介电层配置于基底上且具有至少一开口。扩散层 配置于第一介电层的表面中。导体层配置于开口中。本发明在技术上有显著的进步，并具 有明显的积极效果，诚为一新颖、进步、实用的新设计。
[0031] 上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段， 而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够 更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【专利附图】
【附图说明】
[0032] 图1A至图IF是本发明的第一实施例的内连线结构的形成流程剖面图。
[0033] 图2A至图2F是本发明的第二实施例的内连线结构的形成流程剖面图。
[0034] 图3是本发明的第三实施例的内连线结构的剖面图。
[0035] 10、20、30 :内连线结构 100 :基底
[0036] 102、114、214、314 :介电层 103、203 :表面
[0037] 203a :顶表面 203b :侧表面
[0038] 104、206:扩散层 106、204 :图案化掩膜
[0039] 108:开口 110、310:阻障层
[0040] 112、212、312 :导体层
【具体实施方式】
[0041] 为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结 合附图及较佳实施例，对依据本发明提出的内连线结构及其形成方法其【具体实施方式】、结 构、方法、步骤、特征及其功效，详细说明如后。
[0042] 有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实 施例的详细说明中将可清楚呈现。通过【具体实施方式】的说明，应当可对本发明为达成预定 目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考 与说明之用，并非用来对本发明加以限制。
[0043] 图1A至图1F是本发明的第一实施例的内连线结构的形成流程剖面图。
[0044] 首先，请参阅图1A所示，在基底100上形成介电层102。基底100例如是硅基底。 介电层102的材料例如是氧化硅，而介电层102的形成方法例如是化学气相沉积法。
[0045] 然后，请参阅图1B所示，在介电层102的表面103中形成扩散层104。在本实施例 中，表面103例如是介电层102的顶表面。扩散层104例如是富电子层，而扩散层104的形 成方法例如是利用离子植入法将如磷或硫等的N型掺质植入介电层102的表面中。然而， 扩散层104的形成方法并不限于此。在其他实施例中，扩散层104的形成方法包括扩散法。 在本实施例中，扩散层104例如是N型掺杂层。另外，由于本实施例所使用的N型掺质富含 电子，故可抑制在后续工艺所形成的导体层中的导体材料进行电化学反应，藉此避免发生 导体材料扩散的问题。
[0046] 接着，请参阅图1C所示，在基底100上形成图案化掩膜106。图案化掩膜106例如 是图案化硬掩膜。图案化硬掩膜的材料例如是氮化钛。图案化掩膜106的形成方法例如是 先利用化学气相沉积法在基底100上形成硬掩膜(未绘示)，再对硬掩膜进行图案化工艺而 形成。然而，图案化掩膜106的形成方法并不限于此。在其他实施例中，图案化掩膜106也 可为图案化光阻层，此时图案化掩膜106的形成方法例如是进行微影工艺而形成。
[0047] 之后，请参阅图1D所示，以图案化掩膜106为掩模，移除部分扩散层104及部分介 电层102,以在介电层102中形成至少一开口 108。开口 108例如是暴露出部分基底100。 部分扩散层104及部分介电层102的移除方法例如是干式蚀刻法。
[0048] 接着，移除图案化掩膜106。图案化掩膜106的移除方法例如是干式蚀刻法。
[0049] 之后，请参阅图1E所示，可选择性地在开口 108的侧壁及底部形成阻障层110， 材料例如是氮化钛。接着，在开口 108中形成导体层112,材料例如是金属，如铜等。阻 障层110与导体层112的形成方法可包括以下步骤。首先，在基底100上共形地形成阻障 材料层(未绘示)，其形成方法例如是化学气相沉积法。然后，在阻障材料层上形成导体材料 层(未绘示)，其形成方法例如是电化学电镀（ECP)法。接着，移除开口 108外的阻障材料层 及导体材料层，以在开口 108中形成阻障层110及导体层112。开口 108外的阻障材料层及 导体材料层的移除方法例如是化学机械研磨法。然而，阻障层110与导体层112的形成方 法并不限于此。
[0050] 在其他实施例中，阻障层110与导体层112的形成方法可包括下列步骤。首先，在 基底100上共形地形成阻障材料层（未绘示）后，先进行化学机械研磨法以移除开口 108外 的阻障材料层，而形成阻障层110。然后，在阻障层110上形成填满开口 108的导体材料层 (未绘示）后，再次利用化学机械研磨法移除开口 108外的导体材料层，而形成导体层112。
[0051] 接着，请参阅图1F所示，在介电层102及导体层112上可还包括形成介电层114。 介电层114的材料例如是磷硅玻璃（PSG)、藉由低压化学气相沉积法所制造的氮化硅或含 硫硅玻璃等。介电层114的形成方法例如是化学气相沉积法、离子植入法或扩散法。在此， 介电层114也可进一步防止导体层112中的导体材料扩散至介电层102,因此可避免两个导 体之间产生桥接，进而提升元件效能及可靠度。
[0052] 如上所述，由于扩散层104富含电子，故可抑制导体层112中的导体材料进行电化 学反应，藉此可避免导体材料扩散至介电层102,进而避免两个导体之间(例如相邻的导体 层112之间）产生桥接。
[0053] 另外一提的是，在本实施例中，在于开口 108中形成导体层112之前，介电层 102的表面中已形成可抑制导体材料扩散的扩散层104,所以可避免在形成导体层112时介 电层102的表面裸露，进而可减少源自导体材料的离子因水汽而移动并扩散至介电层102， 藉此能避免在两个导体之间产生桥接。此外，当在开口 108的侧壁上形成有阻障层110时， 可更进一步地避免源自导体层112的导体材料扩散进入介电层102。
[0054] 基于第一实施例可知，藉由在形成导体层112之前，在介电层102的表面中形成富 含电子的扩散层104,可避免导体材料扩散的问题，进而提升元件效能及可靠度。
[0055] 图2A至图2F是本发明的第二实施例的内连线结构的形成流程剖面图。另外，第 二实施例和第一实施例中相同的元件将以相同的标号表示，在此不另行说明。
[0056] 首先，请参阅图2A所示，在基底100上形成介电层102。基底100例如是硅基底。 介电层102的材料例如是氧化硅，而介电层102的形成方法例如是化学气相沉积法。
[0057] 然后，请参阅图2B所示，在基底100上形成图案化掩膜204。图案化掩膜204例如 是图案化硬掩膜。图案化硬掩膜的材料例如是氮化钛。图案化掩膜204的形成方法例如是 先利用化学气相沉积法在基底100上形成硬掩膜(未绘示)，再对硬掩膜进行图案化工艺而 形成。然而，图案化掩膜204的形成方法并不限于此。在其他实施例中，图案化掩膜204也 可为图案化光阻层，此时图案化掩膜204的形成方法例如是进行微影工艺而形成。
[0058] 接着，请参阅图2C所示，以图案化掩膜204为掩膜，移除部分介电层102,以在介电 层102中形成至少一开口 108。开口 108例如是暴露出部分基底100。部分介电层102的 移除方法例如是干式蚀刻法。
[0059] 接着，移除图案化掩膜204。图案化掩膜204的移除方法例如是干式蚀刻法。
[0060] 之后，请参阅图2D所示，在介电层102的表面203中形成扩散层206,其中表面 203包括顶表面203a及侧表面203b。也就是说，在本实施例中，扩散层206形成在顶表面 203a及侧表面203b中。扩散层206例如是富电子层，而扩散层206的形成方法例如是利用 进行离子植入法将如磷或硫等的N型掺质植入介电层102的表面中。然而，扩散层206的 形成方法并不限于此。在其他实施例中，扩散层206的形成方法例如是先提供一 N型掺质 材料层于扩散层上，提供N型掺质扩散的能量，以使N型掺质扩散（diffuse)至扩散层206 内部的扩散法，或是在利用化学气相沉积法成长介电层102时，通入可形成N型掺质的气体 来形成扩散层206。在本实施例中，扩散层206例如是N型掺杂层。另外，由于本实施例所 使用的N型掺质富含电子，故可抑制在后续工艺所形成的导体层中的导体材料进行电化学 反应，藉此避免发生导体材料扩散的问题。
[0061] 之后，请参阅图2E所示，在开口 108中形成导体层212。导体层212的材料例如 是金属，如铜等。导体层212的形成方法可包括以下步骤。首先，在基底100上形成导体材 料层(未绘示)，其形成方法例如是电化学电镀法。接着，移除开口 108外的导体材料层，以 在开口 108中形成导体层212。开口 108外的导体材料层的移除方法例如是化学机械研磨 法。此外，在本实施例中，虽然开口 108的侧壁及底部未形成有阻障层，但本发明的实施 例并不限于此。在其他实施例中，可根据实际上的需求，在开口 108的侧壁及底部选择性地 形成阻障层。
[0062] 接着，请参阅图2F所示，在介电层102及导体层212上可还包括形成介电层214。 介电层214的材料例如是含磷或硫的硅玻璃、藉由低压化学气相沉积法所制造的氮化硅、 藉由离子植入或扩散法所制造的含磷或硫的硅玻璃等。介电层214的形成方法例如是化学 气相沉积法、离子植入法或扩散法。在此，介电层214也可进一步防止导体层212中的导体 材料扩散至介电层102,因此可避免两个导体之间产生桥接，进而提升元件效能及可靠度。
[0063] 如上所述，由于扩散层206富含电子，故可抑制导体层212中的导体材料进行电化 学反应，藉此可避免导体材料扩散至介电层102,进而避免两个导体之间(例如相邻的导体 层212之间）产生桥接。
[0064] 另外一提的是，在本实施例中，在于开口 108中形成导体层212之前，介电层 102的表面中已形成可抑制导体材料扩散的扩散层206,所以可避免在形成导体层212时介 电层102的表面裸露，进而可减少源自导体材料的离子因水汽而移动并扩散至介电层102， 藉此能避免两个导体之间产生桥接。
[0065] 基于第二实施例可知，藉由在形成导体层212之前，在介电层102的表面中形成富 含电子的扩散层206,可避免导体材料扩散的问题，进而提升元件效能及可靠度。
[0066] 图3是本发明的第三实施例的内连线结构的剖面图。另外，第三实施例和第二实 施例中相同的元件将以相同的标号表示，在此不另行说明。
[0067] 请参阅图3所示，在进行图2D所述的步骤之后，可选择性地在开口 108的侧壁及 底部形成阻障层310,材料例如是氮化钛。接着，在开口 108中形成导体层312,材料例如是 金属，如铜等。阻障层310与导体层312的形成方法可包括以下步骤。首先，在基底100上 共形地形成阻障材料层(未绘示)，其形成方法例如是化学气相沉积法。然后，在阻障材料层 上形成导体材料层(未绘示)，其形成方法例如是电化学电镀法。接着，移除开口 108外的阻 障材料层及导体材料层，以在开口 108中形成阻障层310及导体层312。开口 108外的阻障 材料层及导体材料层的移除方法例如是化学机械研磨法。然而，阻障层310与导体层312 的形成方法并不限于此。
[0068] 在其他实施例中，阻障层310与导体层312的形成方法可包括下列步骤。首先，在 基底100上共形地形成阻障材料层(未绘示)后，先进行化学机械研磨法以移除开口 108外 的阻障材料层，而形成阻障层310。然后，在阻障层310上形成填满开口 108的导体材料层 (未绘示）后，再次利用化学机械研磨法移除开口 108外的导体材料层，而形成导体层312。 [0069] 接着，在介电层102及导体层312上可还包括形成介电层314。介电层314的材料 例如是磷硅玻璃（PSG)、藉由低压化学气相沉积法所制造的氮化硅或含硫硅玻璃等。介电层 314的形成方法例如是化学气相沉积法、离子植入法或扩散法。在此，介电层314也可进一 步防止导体层312中的导体材料扩散至介电层102,因此可避免两个导体之间产生桥接，进 而提升元件效能及可靠度。
[0070] 在本实施例中，由于扩散层206富含电子，故可抑制导体层212中的导体材料进行 电化学反应，藉此可避免导体材料扩散至介电层102,进而避免两个导体之间(例如相邻的 导体层212之间）产生桥接。
[0071] 另外一提的是，在于开口 108中形成导体层312之前，介电层102的表面中已形成 可抑制导体材料扩散的扩散层206,所以可避免在形成导体层312时介电层102的表面裸 露，进而可减少源自导体材料的离子因水汽而移动并扩散至介电层102,藉此能避免在两个 导体之间产生桥接。此外，当在开口 108的侧壁上形成有阻障层310时，可更进一步地避免 源自导体层312的导体材料扩散进入介电层102。
[0072] 基于第三实施例可知，藉由在形成导体层312之前，在介电层102的表面中形成富 含电子的扩散层206,可避免导体材料扩散的问题，进而提升元件效能及可靠度。
[0073] 此外，藉由上述实施例可完成本发明的实施例所提出的内连线结构10、内连线结 构20及内连线结构30。
[0074] 接着，在下文中，将参阅图1F、图2F及图3对本发明的实施例提出的内连线结构 10、内连线结构20及内连线结构30的结构进行说明。
[0075] 首先，请再次参阅图1F所示，内连线结构10包括基底100、介电层102、扩散层104 以及导体层112。介电层102配置于基底100上，且具有至少一开口 108。扩散层104配 置于介电层102的表面103 (顶表面)中。扩散层104例如是富电子层。在本实施例中，扩 散层104例如是N型掺杂层。导体层112配置于开口 108中。此外，内连线结构10可还 包括阻障层110。阻障层110配置于导体层112与介电层102之间。另外，内连线结构10 可还包括介电层114。介电层114配置在介电层102及导体层112上。此外，内连线结构 10中各构件的材料、形成方法与功效已于上述实施例中进行详尽地说明，故在此不再赘述。
[0076] 接着，请同时参阅图1F及图2F所示，图2F的内连线结构20与图1F的内连线结 构10的差异在于：图2F的内连线结构20不具有阻障层，且扩散层206除了位于介电层 102的顶表面203a中之外，扩散层206还位于邻近于开口 108的介电层102的侧表面203b 中。此外，内连线结构20中各构件的材料、形成方法与功效已于上述实施例中进行详尽地 说明，故在此不再赘述。
[0077] 然后，请同时参阅图2F及图3所示，图3的内连线结30与图2F的内连线结构20 的差异在于：图3的内连线结构30具有阻障层310。此外，内连线结构30中各构件的材料、 形成方法与功效已于上述实施例中进行详尽地说明，故在此不再赘述。
[0078] 综上所述，上述实施例所提出的内连线结构10、20及其形成方法可藉由在形成导 体层112、212之前，在介电层102的表面中形成富含电子的扩散层104、206来有效抑制源 自导体层112、212的导体材料扩散散至介电层102,因此可避免相邻的导体产生桥接，且进 而提升元件效能及可靠度。
[0079] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽 然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人 员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更 动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的 技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案 的范围内。
【权利要求】
1. 一种内连线结构，其特征在于其包括： 一基底； 一第一介电层，配置于该基底上且具有至少一开口； 一扩散层，配置于该第一介电层的一表面中；以及 一导体层，配置于该至少一开口中。
2. 根据权利要求1所述的内连线结构，其特征在于其中该扩散层包括一富电子层。
3. 根据权利要求2所述的内连线结构，其特征在于其中该富电子层包括掺杂磷层、掺 杂硫层或其组合。
4. 根据权利要求1所述的内连线结构，其特征在于其中该扩散层包括一 N型掺杂层。
5. 根据权利要求4所述的内连线结构，其特征在于其中该N型掺杂层包括掺杂磷层、掺 杂硫层或其组合。
6. 根据权利要求1所述的内连线结构，其特征在于其中该表面包括一顶表面及一侧表 面。
7. 根据权利要求6所述的内连线结构，其特征在于其中该扩散层配置于该第一介电层 的该顶表面中。
8. 根据权利要求7所述的内连线结构，其特征在于其还包括一阻障层，配置于该导体 层与该第一介电层之间。
9. 根据权利要求7所述的内连线结构，其特征在于其中该扩散层还配置于该第一介电 层的该侧表面中。
10. 根据权利要求9所述的内连线结构，其特征在于其还包括一阻障层，配置于该导体 层与该扩散层之间。
11. 根据权利要求1所述的内连线结构，其特征在于其还包括一第二介电层，配置于该 第一介电层及该导体层上。
12. -种内连线结构，其特征在于其包括： 一基底； 一第一介电层，配置于该基底上且具有至少一开口； 一富电子层，位于该第一介电层的一表面中；以及 一导体层，配置于该至少一开口中。
13. -种内连线结构的形成方法，其特征在于其包括以下步骤： 在一基底上形成一第一介电层； 在该第一介电层中形成至少一开口； 在该第一介电层的一表面中形成一扩散层；以及 在该至少一开口中形成一导体层。
14. 根据权利要求13所述的内连线结构的形成方法，其特征在于其中该表面包括一顶 表面及一侧表面。
15. 根据权利要求14所述的内连线结构的形成方法，其特征在于其中在该第一介电层 中形成该至少一开口之前，在该第一介电层的该顶表面中形成该扩散层。
16. 根据权利要求15所述的内连线结构的形成方法，其特征在于其还包括在该至少一 开口的侧壁及底部形成一阻障层。
17. 根据权利要求14所述的内连线结构的形成方法，其特征在于其中在该第一介电层 中形成该至少一开口之后，在该第一介电层的该顶表面及该侧表面中形成该扩散层。
18. 根据权利要求17所述的内连线结构的形成方法，其特征在于其还包括在该至少一 开口的侧壁及底部形成一阻障层。
19. 根据权利要求13所述的内连线结构的形成方法，其特征在于其中该扩散层的形成 方法包括离子植入法或扩散法。
20. 根据权利要求13所述的内连线结构的形成方法，其特征在于其中该扩散层包括富 电子层。
21. 根据权利要求13所述的内连线结构的形成方法，其特征在于其还包括在该第一介 电层及该导体层上形成一第二介电层。
【文档编号】H01L23/532GK104103625SQ201310121512
【公开日】2014年10月15日 申请日期:2013年4月9日 优先权日:2013年4月9日
【发明者】薛家倩 申请人:旺宏电子股份有限公司