技术编号:6853898
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于堆叠半导体及其辅助材料的制造方法,特别是一种。在科技的领域,各项科技产品皆以轻、薄、短小为开发宗旨。因此,对于积体电路的体积系越小越理想,更可符合产品的需求。而以往积体电路即使体积再小,亦只能并列式地电连接于电路板上,而在有限的电路板面积上,并无法将积体电路的容置数量有效地提升,致使产品达到更为轻、薄、短小的宗旨,将有其困难之处。因此,将若干个半导体晶片予以叠合使用,可达到轻、薄、短小的宗旨。然而,将若干个半导体晶片叠合时,上层半导体晶片将会压到...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。