技术编号:6860871
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种降低半导体芯片上的介电薄膜介电常数的方法;特别是涉及一种藉由在该介电薄膜的表面形成孔隙来降低薄膜介电常数的方法。在ULSI组件愈趋复杂及多重金属导线制备工艺的需求下,最常用于隔绝金属导线间的介电材料SiO2(介电常数约4.1-4.5)已不符合使用;主要的原因是,随内层导线之间线距的缩减,两导线间的电容将随之增加。以电容公式说明C=keoA/dk材料介电常数 eo真空介电常数A面积 d两导体间距离在相同的介电常数条件下,两导线的距离(d)愈...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。