技术编号:6889459
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及。背景技术近年来,随着半导体集成电路的图形细微化,有人建议采用将Cu及Al等 配线材料埋入纵横尺寸比高的细微的导通孔及沟槽等处的所谓埋入配线结构。当采用上述埋入配线结构的情况下,例如当用铜作为主配线材料时,会产生 铜容易扩散到绝缘膜中的麻烦。为此,通过在绝缘膜和配线材料之间设置一层导 电性的遮蔽膜来抑制或防止铜的扩散。关于该遮蔽膜的形成有多种方法,例如使 用PVD法、MOCVD法及ALD法沉积出Ta、 TiN、 TaN等材料层形成遮蔽膜的 方法,...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。