技术编号:6893262
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体器件的防静电保护结构,本发明还涉及一种半导体器件防静电保护结构的制作方法。 背景技术静电对于电子产品的伤害一直是不易解决的问题,当今使用最多的ESD保护结 构多使用GGNM0S结构(Gro皿d Gate NM0S,栅极接地NMOS),但其主要应用于低压电路的 静电保护。目前应用于高压电路的静电保护结构比较流行的是横向扩散NMOS(Lateral Diffusion NMOS),如图1所示,包括P型衬底1及其上面的N型深阱2,所述N型深阱...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。