技术编号:6895270
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明是有关于半导体装置,特别是关于一对受到张应变的NMOS与受 到压应变的PMOS晶体管的制造方法与结构。背景技术典型地将半导体按比例縮小,就是装置的尺寸縮减,目前可使用例如应 变记忆(stress memorization)技术加以辅助,而可实现有效的尺寸縮减。随着 电路愈变愈小且愈变愈快,对装置的驱动电流(I。n)的改善就愈来愈重要。驱 动电流是与栅极长度、栅极电容值、与载流子迁移率(carriermobility)有着密 切的关系。应变记忆技术是用...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。