专利名称：：半导体装置的制造方法
技术领域：
：本发明是有关于半导体装置，特别是关于一对受到张应变的NMOS与受到压应变的PMOS晶体管的制造方法与结构。
背景技术：
：典型地将半导体按比例縮小，就是装置的尺寸縮减，目前可使用例如应变记忆(stressmemorization)技术加以辅助，而可实现有效的尺寸縮减。随着电路愈变愈小且愈变愈快，对装置的驱动电流(I。n)的改善就愈来愈重要。驱动电流是与栅极长度、栅极电容值、与载流子迁移率(carriermobility)有着密切的关系。应变记忆技术是用来加快晶体管沟道区中的载流子迁移率，而能够提高驱动电流。在装置中的应力或应变可具有三个方向的分量，即是平行于金属氧化物半导体(metal-oxide-semiconductor;MOS)装置的沟道区长度、平行于装置沟道区宽度、与垂直于沟道区平面的这三个方向。平行于装置的沟道区长度与宽度的应变，是称为平面应变。已作的研究显示双轴向的平面应变场可以改善N沟道金属氧化物半导体(NMOS)晶体管装置的性能，而平行于沟道区长度方向的压应变则可以改善P沟道金属氧化物半导体(PMOS)晶体管装置的性能。一种引发应变的方法是通过使用渐变的SiGe磊晶(epitaxy)层作为基底，而在其上形成SiGe松弛层，而在上述SiGe松弛层上形成硅层，然后将金属氧化物半导体装置形成于上述硅层上，及具有固有的应变。由于SiGe的晶格常数大于硅的晶格常数，而使上述硅层受到双轴向的张应力，其载流子迁移率因张应变而提升。由于上述SiGe层与上述硅层之间的晶格在空间上的不匹配，促使下层的SiGe层发展出平面应力以使晶格空间匹配。上述增加的工艺步骤会增加半导体装置的制造成本。亦可通过在金属氧化物半导体装置上形成应变盖层(stminedcappinglayer)例如阻挡层来产生应变，然而上述阻挡层无法产生足够的应力，而无法实现令人满意的结果。传统形成应变盖层的方法具有一些缺点，且效果受到盖层本身条件的限制。例如由在形成较厚的盖层会在后续步骤遇到难以填满阶梯状表面的问题，因而会限制上述应变盖层的厚度。因此，上述盖层所能引发的应变就会受到限制。另外，通过应变盖层的形成，而在不同的装置例如P型金属氧化物半导体装置或N型金属氧化物半导体装置各自弓I发适合该装置的应变形式，其工艺特别复杂且昂贵。
发明内容有鉴于此，为了解决上述公知技术及因其它因素所造成的问题、或避免其发生，本发明的优选实施例提供一种半导体装置内的应变记忆层及其制造方法。本发明的实施例提供一种半导体装置的制造方法，包含提供基底，上述基底具有NMOS晶体管的第一源/漏极区、与PMOS晶体管的第二源/漏极区；形成第一阻挡层于上述基底上；形成第一应力源材料于上述第一阻挡层上；选择性地从上述PMOS晶体管移除上述第一应力源材料；选择性地从上述PMOS晶体管移除上述第一阻挡层；以掺杂物活性化退火的步骤对上述基底施以退火；移除残余的上述第一应力源材料；以及移除残余的上述第一阻挡层。如上所述的半导体装置的制造方法，其中该掺杂物活性化退火的步骤的施行温度高于400°C。如上所述的半导体装置的制造方法，其中该第一应力源材料的热膨胀系数大于硅的热膨胀系数的1.2倍。如上所述的半导体装置的制造方法，还包含在形成该第一阻挡层之前，注入前非晶化注入掺杂物于该N型金属氧化物半导体晶体管中。如上所述的半导体装置的制造方法，其中该前非晶化注入掺杂物是选自下列所组成的族群硅离子、锗离子、与氙离子。如上所述的半导体装置的制造方法，还包含在该第一应力工艺后，形成第二阻挡层于该基底上的金属硅化物层上；沉积第二应力源材料于该第二阻挡层上；对该基底施以第二硅化退火的步骤；以及选择性地移除该第二应力源材料。如上所述的半导体装置的制造方法，其中该第二应力源材料是选自下列所组成的族群Co、Ni、W、Ti、Ta、与Mo。如上所述的半导体装置的制造方法，其中该第二硅化退火的步骤的施行温度高于350°C。如上所述的半导体装置的制造方法，其中该第二硅化退火的步骤的施行温度高于在其前步骤所施行的第一硅化退火的步骤的施行温度。本发明的另一优选实施例还提供一种半导体装置的制造方法，包含提供基底，该基底具有N型金属氧化物半导体晶体管的第一源/漏极区、P型金属氧化物半导体晶体管的第二源/漏极区、与金属硅化物层；形成阻挡层于该金属硅化物层上；沉积应力源材料于该阻挡层上；选择性地移除该应力源材料；对该基底施以退火的步骤；以及移除残余的该应力源材料。如上所述的半导体装置的制造方法，其中该阻挡层是选自下列所组成的族群氧化物、氮化物、氮氧化物、与上述的组合。如上所述的半导体装置的制造方法，其中该退火的步骤的施行温度高于350。C。如上所述的半导体装置的制造方法，其中该退火的步骤的施行温度高于形成该金属硅化物层时所实施的另一退火步骤的施行温度。本发明的另一优选实施例又提供一种半导体装置的制造方法，包含提供基底；形成阻挡层于该基底上；沉积应力源材料于该阻挡层上，该应力源材料具有金属材料，该金属材料的热膨胀系数大于硅的热膨胀系数的1.2倍；选择性地移除该应力源材料；对该基底施以退火的步骤；以及移除残余的该应力源材料。如上所述的半导体装置的制造方法，还包含在形成该第一阻挡层之前，注入前非晶化注入掺杂物于该基底的N型金属氧化物半导体晶体管中。本发明的另一优选实施例又提供一种半导体装置，其载流子迁移率以得到改善，上述半导体装置包含N型金属氧化物半导体装置，具有第一应力值；以及P型金属氧化物半导体晶体管，具有第二应力值，其应力源层为牺牲层。本发明优选实施例的有益效果包含改善载流子迁移率；以及增加晶体管的驱动电流。本发明优选实施例的另一有益效果为可以低成本的注入方式形成应力结构，并可使其适于增加晶体管的驱动电流。图1为示意图，显示本发明优选实施例的N型金属氧化物半导体装置与P型金属氧化物半导体装置的应力结构。图2为流程图，显示本发明优选实施例的半导体装置的制造方法，其在掺杂物活性化退火的过程中，实现热应力/机械应力的记忆。图3A至图3C为一系列剖面图，显示本发明优选实施例的半导体装置，其在掺杂物活性化退火的过程中，实现热应力/机械应力的记忆。图4为流程图，显示本发明另一优选实施例的半导体装置的制造方法，其在第二硅化退火的过程中，实现热应力/机械应力的记忆。图5A至图5C为一系列剖面图，显示本发明另一优选实施例的半导体装置，其在第二硅化退火的过程中，实现热应力/机械应力的记忆。图6为流程图，显示本发明又一优选实施例的半导体装置的制造方法，其在掺杂物活性化退火与第二硅化退火的过程中，实现热应力/机械应力的记忆。其中，附图标记说明如下100半导体基底102~N型金属氧化物半导体晶体管104N型沟道区108~源/漏极区110P型金属氧化物半导体106~源/漏极区109~箭头112P型沟道区114~源/漏极区116~源/漏极区117~箭头204~步骤208步骤300~基底202步骤206步骤210~步骤302~N型金属氧化物半导体晶体管304N型沟道区306~源/漏极区308~源/漏极区312P型沟道区314~源/漏极区316~源/漏极区322应力源材料层404步骤408~步骤412步骤500基底504N型沟道区506~源/漏极区508源/漏极区510~P型金属氧化物半导晶体管513栅极堆叠结构515~间隔物520阻挡层602~步骤606步骤610步骤614~步骤618~步骤622~步骤305栅极堆叠结构307H司隔物310P型金属氧化物半导体晶体管313栅极堆叠结构315H司隔物320~阻挡层402~步骤406~步骤410~步骤414~步骤502~N型金属氧化物半导体晶体管505栅极堆叠结构507H司隔物509~硅化区512P型沟道区514~源/漏极区516~源/漏极区522~应力源材料层604~步骤608步骤612~步骤616~步骤620步骤624~步骤具体实施例方式为让本发明上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附附图作详细说明如下以下，通过特定的装置一互补式金属氧化物半导体(complementarymetal-oxide-semiconductor;CMOS)装置的结构，来针对本发明的优选实施例提出详细的说明。然而，本发明的实施方式亦可应用于双极性互补式金属氧化物半导体结构。在例示的实施例中，显示应变记忆技术可对薄膜施加应力，然后活化掺杂物而使掺杂物重新排列；对上述薄膜施加应力并控制多晶的晶粒成长；及/或对上述薄膜施加应力并形成硅化物。在另一例示的实施例中，是在掺杂物活化、多晶的晶粒成长、与硅化反应的过程中，对薄膜施以热应力。由于热膨胀系数的差异而存在于薄膜中的应力为cjf=((as-af)AT(Yf/l-vf))其中(Jf为热应力、Yf为杨氏模量(Young，smodulus)、vf为泊松比(Poisson，smtio)、as为基底的热膨胀系数、(Xf为薄膜的热膨胀系数。以下的例示实施例是公开在基底的工艺中，使用材料间不同的热膨胀系数，来对半导体装置的有源区施加应力的方法。现在请参考图l，为示意图，显示本发明优选实施例的N型金属氧化物半导体装置与P型金属氧化物半导体装置的应力结构。半导体基底100例如为可包含被绝缘层所覆盖的硅或其它半导体材料。半导体基底100亦可包含其它在生产线的前段工艺(frontendofline;FEOL)中所形成的有源部件或电路，但未将其显示出来。半导体基底100例如为可包含覆盖单晶硅的二氧化硅。半导体基底100可包含其它导体层或其它半导体元件，如晶体管、二极管等。也可使用化合物半导体例如砷化镓、磷化铟、硅锗、或碳化硅，来取代硅。N型金属氧化物半导体晶体管102具有N型沟道区104与源/漏极区106、108。如果晶体管的N型沟道区104是处于如箭头109所指的张应变的状态，就可增加N型金属氧化物半导体晶体管102的电子迁移率。使硅原子移动而增加其间距，可减少原子作用力而影响电子穿越晶体管的流动，因而增进半导体装置的性能并降低能量的消耗。P型金属氧化物半导体晶体管110具有P型沟道区112与源/漏极区114、116。如果晶体管的P型沟道区112是处于如箭头117所指的压应变的状态，就可增加P型金属氧化物半导体晶体管110的空穴迁移率。为了在N型金属氧化物半导体装置与P型金属氧化物半导体装置的沟道区产生足够的应力，使用一组应力技术组合可比只用一项单一技术产生更好的效果。在有源沟道区上的应力源层的机械应力，加上工艺中的热应力可使用半导体工艺中的不只一个步骤。通过多重技术所产生的应力是有加成的作用，因此可进一步地改善装置的特性。图2为流程图，显示本发明优选实施例的半导体装置的制造方法，实现热应力/机械应力的记忆。首先，提供半导体基底例如图1所示的半导体基底100，其具有有源区与非有源区。在上述有源区中，定义出N型金属氧化物半导体装置与P型金属氧化物半导体装置。在形成间隔物及进行离子注入而形成上述N型金属氧化物半导体结构与P型金属氧化物半导体结构的源/漏极区之后，即开始本发明优选实施例的半导体装置的制造方法。可视需求决定是否实施前非晶化注入(pre-amorphizationimplant;PAI)的步骤，其可使用中性的离子进行注入，上述中性离子例如为硅(Si)、锗(Ge)、及/或氙(Xe)。例如，将锗离子加速至足以在目标区形成非晶区所需的能量。而用以进行离子注入的机台可使用例如VarianCompany公司、PaloAlto公司、Calif.公司、GeniusCompany公司、或应用材料公司(AppliedMaterials,Inc.)所制造的机台，其不但可以进行非晶化注入、亦可以执行掺杂物注入。上述前非晶化注入的工艺，可选择性地在N型金属氧化物半导体晶体管结构上施行。在上述工艺之后，是形成阻挡层(步骤202)，上述阻挡层的材质可以是二氧化硅(Si02)。在其它实施例中，上述阻挡层可包含例如层低温、高张力的氮化物(Si3N4)薄膜。氮化物薄膜的应力值的水平的调整，可通过控制用以制造此氮化物薄膜的起使原料的型式、以及控制用以处理上述起使原料的含氮气体的形式来实现。另外，通过控制此氮化物薄膜成长时的化学气相沉积(chemicalvapordeposition;CVD)的一组参数、及/或控制上述氮化物薄膜的厚度，亦可决定上述氮化物薄膜的应力水平。经过氨处理后的双(三级丁胺基)硅烷(Bis(tert-butylamino)silane;BTBAS)薄膜可提供高应力的性质，并可以在退火的过程中维持其应力值。然而，若是仅仅依赖单一的氮化物薄膜的应力水平，可能不足以在装置中制造出足够的应力水平。因此，可在上述阻挡层上形成应力源(stressor)材料，以提供添加的应力。在形成上述阻挡层之后，则形成应力源材料层(步骤204)，上述应力源材料层可以是金属或金属组合物，例如TiN、Co、Ni、W、Ti、Ta、Mo、或其它类似材料。上述应力源材料层的热膨胀系数，可大于硅的热膨胀系数的1.2倍，请参考下列表一中所列各材料的热膨胀系数-表一<table>tableseeoriginaldocumentpage11</column></row><table>然后，可选择性地从上述p型金属氧化物半导体装置的所在区域移除上述应力源材料层与上述阻挡层(步骤206)。可视需求决定是否使上述阻挡层留在上述P型金属氧化物半导体装置的所在区域上。接下来，对上述半导体基底进行退火，其退火施行温度优选为高于400。C(步骤208)，退火的方法可以是峰值退火(spikeanneal)、急骤退火(flashanneal)、或激光退火(laseranneal)。本发明所属
技术领域：
技术人员可以了解峰值退火、急骤退火、与激光退火之间的差异，可察看温度-时间的曲线图。在退火之后，可将残留的上述阻挡层与上述应力源材料层移除(步骤210)。之后，可对上述半导体基底继续进行传统的工艺。图3A至图3C为一系列剖面图，显示图2所示本发明优选实施例的半导体装置的制造方法的步骤。图3A为剖面图，是显示形成应力源材料层之后的基底300，相当于图2中的步骤204。基底300为半导体装置的基底，相当于图1中的半导体基底100。N型金属氧化物半导体晶体管302具有N型沟道区304、栅极堆叠结构305、间隔物307、以及源/漏极区306与308;P型金属氧化物半导体晶体管310则具有P型沟道区312、栅极堆叠结构313、间隔物315、以及源/漏极区314与316。阻挡层320则沉积于N型金属氧化物半导体晶体管302与P型金属氧化物半导体晶体管310上，而应力源材料层322则置于并层叠于阻挡层320上。图3B为剖面图，是显示选择性的移除步骤之后的N型金属氧化物半导体晶体管区与P型金属氧化物半导体晶体管区，相当于图2的选择性的移除步骤206。此剖面图显示以选择性地移除原本位于P型金属氧化物半导体晶体管310所在区域上的阻挡层320与应力源材料层322。可选择性地将P型金属氧化物半导体晶体管310所在区域上的阻挡层320与应力源材料层322予以移除，以减轻由应力所引发的装置性能降低的问题。而阻挡层320与应力源材料层322则留在N型金属氧化物半导体晶体管302所在区域上。而可一并对图3B所示的阻挡层320与应力源材料层322施以相当于图2的步骤208的热退火工艺。图3C为剖面图，是显示己移除残留的阻挡层320与应力源材料层322后的基底300。需注意的是，在本实施例中，阻挡层320与应力源材料层322是作为牺牲层。图4为流程图，显示本发明另一优选实施例的半导体装置的制造方法，实现热应力/机械应力的记忆。其工艺始于沉积用以形成金属硅化物的金属材料(步骤402)。硅化钛(TiSi2)为常用的硅化物，而作为上述金属硅化物的范例，而其它尚可使用的金属硅化物包含CoSi2、TaSi2、MoSi2、NixSiy、与PtSi。金属硅化物可用于互补式金属氧化物半导体技术，以减少多晶硅线路与N型重掺杂(n+)区域之间的片电阻(sheetresistance)。金属硅化物的形成，通常可使用二种方法通过直接沉积金属硅化物；或在硅的上表面沉积金属，接着使该金属与硅发生反应而形成金属硅化物。上述直接沉积金属硅化物的方法可通过例如使用复合物的靶材进行溅镀、使用金属与硅两个靶材进行共溅镀、以蒸镀法一起蒸镀金属与硅、以及化学气相沉积法。上述方法均可用于例示的实施例中。然而在本实施例中，是使用反应式的方法进行金属硅化物的沉积。可通过溅镀法，将金属例如钛镀于材质全部都是硅的暴露的栅极及/或源/漏极区上。然后，可通过蚀刻选择性地移除未参与反应的金属，此方法可使金属硅化物结构自对准于栅极及/或源/漏极区上。接下来，对已沉积上述金属硅化物的半导体基底进行第一硅化退火的步骤(步骤404)，而在硅与金属接触之处发生硅化物形成的反应，在本实施例中，是在栅极与源/漏极区上发生硅化反应。在其它实施例中，本发明所属
技术领域：
技术人员亦可在栅极上与源/漏极区上，以不同的步骤分别形成金属硅化物。在上述第一硅化退火步骤之后，则是形成阻挡层(步骤406)，上述阻挡层可包含Si02或Si3N4。然后，则形成应力源材料层(步骤408)，上述应力源材料层可以是金属或金属组合物，例如TiN、Co、Ni、W、Ti、Ta、Mo、或其它类似材料。上述应力源材料层的热膨胀系数，可大于硅的热膨胀系数的1.2倍；且上述应力源材料层的热膨胀系数，可大于上述金属硅化物的热膨胀系数。接下来，选择性地从P型金属氧化物半导体装置的所在区域移除上述应力源材料层(步骤410)。然后，对上述半导体基底进行第二硅化退火的步骤(步骤412)，其退火的方法可以是峰值退火、急骤退火、或激光退火。上述第二硅化退火的步骤的退火施行温度优选为高于350°C，且高于上述第一硅化退火的步骤的退火施行温度。再来，移除残留的上述应力源材料层(步骤414)。之后，可对上述半导体基底继续进行传统的工艺。图5A至图5C为一系列剖面图，显示本发明另一优选实施例的半导体装置，其是实现热应力/机械应力的记忆。在图5A中，基底500为半导体装置的基底，相当于图1中的半导体基底100。N型金属氧化物半导体晶体管502具有N型沟道区504、栅极堆叠结构505、间隔物507、以及源/漏极区506与508，在栅极堆叠结构505及源/漏极区506与508则具有硅化区509;P型金属氧化物半导体晶体管510则具有P型沟道区512、栅极堆叠结构513、间隔物515、以及源/漏极区514与516，在栅极堆叠结构513及源/漏极区514与516则具有硅化区509。阻挡层520则沉积于N型金属氧化物半导体晶体管502与P型金属氧化物半导体晶体管510上，相当于图4的步骤406。而应力源材料层522则置于并层叠于阻挡层520上，相当于图4的步骤408。图5B为剖面图，是显示选择性的移除步骤之后的N型金属氧化物半导体晶体管区与P型金属氧化物半导体晶体管区，相当于图4的选择性的移除步骤410。此剖面图显示以选择性地移除原本位于P型金属氧化物半导体晶体管310所在区域上的应力源材料层522。可选择性地将P型金属氧化物半导体晶体管510所在区域上的应力源材料层522予以移除，以减轻由应力所引发的装置性能降低的问题。而阻挡层520与N型金属氧化物半导体晶体管502所在区域上的应力源材料层522则保留下来。而可一并对图5B所示的阻挡层520与应力源材料层522施以相当于图4的步骤412的第二硅化退火的步骤。图5C为剖面图，是显示已移除残留的应力源材料层522后的基底500。需注意的是，在本实施例中，应力源材料层522是作为牺牲层，而阻挡层520则留在原处。图6为流程图，显示本发明另一优选实施例的半导体装置的制造方法，实现热应力/机械应力的记忆。本实施例是将前文所讨论的第一实施例的应变记忆技术，加到前文所讨论的第二实施例的应变记忆技术中，而增加其应变效果，而由工艺中所引发的应力则大大地改善了晶体管装置的性能。本实施例的工艺是始于间隔物的形成与源/漏极区的掺杂之后，并可视需求决定是否加入前非晶化注入的步骤。接下来，则形成第一阻挡层(步骤602)。上述第一阻挡层可包含Si02或Si3N4，相当于图3A和中的阻挡层320。接下来，在上述第一阻挡层上，形成应力源材料层-l(步骤604)，上述应力源材料层画l可以是TiN、Co、Ni、W、Ti、Ta、Mo、或其他类似材料。接下来，选择性地移除P型金属氧化物半导体晶体管所在区域上的上述第一阻挡层与上述应力源材料层-l(步骤606)。然后，通过掺杂物活化退火的步骤，对多晶硅进行退火，并活化上述源/漏极区(步骤608)。然后，移除残留的上述应力源材料层-1与上述第一阻挡层(步骤610)。接下来，沉积用以形成金属硅化物的金属材料(步骤612)，此步骤相当于图4中所示的金属沉积步骤402。接下来，进行第一硅化退火的步骤(步骤614)，此步骤相当于图4中所示的第一硅化退火的步骤404。接着，在所形成的金属硅化物上，形成第二阻挡层(步骤616)。然后，沉积应力源材料层-2(步骤618)。然后，从P型金属氧化物半导体晶体管所在区域选择性地移除上述应力源材料层-2(步骤620)。接下来，进行第二硅化退火的步骤(步骤622),此步骤相当于图4中所示的步骤412。然后，移除残留的上述应力源材料层-2(步骤624)，而结束本实施例的工艺。虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许变更与修饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。权利要求1.一种半导体装置的制造方法，包含提供基底，该基底具有N型金属氧化物半导体晶体管的第一源/漏极区、与P型金属氧化物半导体晶体管的第二源/漏极区；形成第一阻挡层于该基底上；形成第一应力源材料于该第一阻挡层上；选择性地从该P型金属氧化物半导体晶体管移除该第一应力源材料；选择性地从该P型金属氧化物半导体晶体管移除该第一阻挡层；以掺杂物活性化退火的步骤对该基底施以退火；移除残余的该第一应力源材料；以及移除残余的该第一阻挡层，以实施第一应力工艺。2.如权利要求1所述的半导体装置的制造方法，其中该掺杂物活性化退火的步骤的施行温度高于400°C。3.如权利要求1所述的半导体装置的制造方法，其中该第一应力源材料的热膨胀系数大于硅的热膨胀系数的1.2倍。4.如权利要求1所述的半导体装置的制造方法，还包含在形成该第一阻挡层之前，注入前非晶化注入掺杂物于该N型金属氧化物半导体晶体管中。5.如权利要求4所述的半导体装置的制造方法，其中该前非晶化注入掺杂物是选自下列所组成的族群硅离子、锗离子、与氙离子。6.如权利要求1所述的半导体装置的制造方法，还包含在该第一应力工艺后，形成第二阻挡层于该基底上的金属硅化物层上；沉积第二应力源材料于该第二阻挡层上；对该基底施以第二硅化退火的步骤；以及选择性地移除该第二应力源材料。7.如权利要求6所述的半导体装置的制造方法，其中该第二应力源材料是选自下列所组成的族群Co、Ni、W、Ti、Ta、与Mo。8.如权利要求6所述的半导体装置的制造方法，其中该第二硅化退火的步骤的施行温度高于350°C。9.如权利要求6所述的半导体装置的制造方法，其中该第二硅化退火的步骤的施行温度高于在其前步骤所施行的第一硅化退火的步骤的施行温度。10.—种半导体装置的制造方法，包含提供基底，该基底具有N型金属氧化物半导体晶体管的第一源/漏极区、P型金属氧化物半导体晶体管的第二源/漏极区、与金属硅化物层；形成阻挡层于该金属硅化物层上；沉积应力源材料于该阻挡层上；选择性地移除该应力源材料；对该基底施以退火的步骤；以及移除残余的该应力源材料。11.如权利要求IO所述的半导体装置的制造方法，其中该阻挡层是选自下列所组成的族群氧化物、氮化物、氮氧化物、与上述的组合。12.如权利要求IO所述的半导体装置的制造方法，其中该退火的步骤的施行温度高于350°C。13.如权利要求IO所述的半导体装置的制造方法，其中该退火的步骤的施行温度高于形成该金属硅化物层时所实施的另一退火步骤的施行温度。14.一种半导体装置的制造方法，包含提供基底；形成阻挡层于该基底上；沉积应力源材料于该阻挡层上，该应力源材料具有金属材料，该金属材料的热膨胀系数大于硅的热膨胀系数的1.2倍；选择性地移除该应力源材料；对该基底施以退火的步骤；以及移除残余的该应力源材料。15.如权利要求14所述的半导体装置的制造方法，还包含-在形成该第一阻挡层之前，注入前非晶化注入掺杂物于该基底的N型金属氧化物半导体晶体管中。全文摘要本发明提供一种半导体装置的制造方法以及一对受到张应变的NMOS与受到压应变的PMOS晶体管的制造方法，其中以应力源材料作为牺牲层。上述方法包含提供基底，上述基底具有NMOS晶体管的第一源/漏极区、与PMOS晶体管的第二源/漏极区；形成第一阻挡层于上述基底上；形成第一应力源材料于上述第一阻挡层上；选择性地从上述PMOS晶体管移除上述第一应力源材料；选择性地从上述PMOS晶体管移除上述第一阻挡层；以掺杂物活性化退火的步骤对上述基底施以退火；移除残余的上述第一应力源材料；以及移除残余的上述第一阻挡层。本发明可以改善载流子迁移率以及增加晶体管的驱动电流。文档编号H01L21/82GK101388362SQ200810087120公开日2009年3月18日申请日期2008年3月19日优先权日2007年9月14日发明者官大明,李文钦,柯志欣,葛崇祜申请人:台湾积体电路制造股份有限公司