半导体装置与其制造方法与流程

文档序号:11179371阅读:1163来源:国知局
半导体装置与其制造方法与流程

本发明涉及一种半导体装置,且特别涉及一种高电子迁移率晶体管(highelectronmobilitytransistor,hemt)。



背景技术:

氮化物半导体(nitridesemiconductor)具有高崩溃电场与高电子饱和速度,因此,氮化物半导体被期望为制作具有高崩溃电压与低导通电阻的半导体装置的半导体材料。许多使用氮化物相关半导体的半导体装置具有异质结构物。异质结构物是由具不同能隙的氮化物半导体所组成,并于界面生成二维电子气(two-dimensionalelectrongaslayer)。具有异质结构物的半导体装置可实现低导通电阻。此种半导体装置被称为高电子迁移率晶体管(highelectronmobilitytransistors,hemt)。



技术实现要素:

本发明的一方面在提供一种半导体装置,包含基板、多个三五族氮化物半导体层、源极、栅极、漏极以及掺杂层。三五族氮化物半导体层置于基板上,且二维电子气通道形成于三五族氮化物半导体层中。源极、栅极与漏极置于三五族氮化物半导体层上。栅极位于源极与漏极之间,源极与漏极电性连接至二维电子气通道,且自源极至漏极定义一水平方向。掺杂层置于栅极与三五族氮化物半导体层之间。掺杂层包含多个掺杂物,且掺杂物的浓度沿着水平方向变化。

在一或多个实施方式中,掺杂物的浓度沿着水平方向减少。

在一或多个实施方式中,掺杂物的浓度沿着水平方向增加。

在一或多个实施方式中,掺杂层包含第一部分、第二部分与第三部分,沿着水平方向排列。第三部分置于第一部分与第二部分之间。第三部分的掺杂物的浓度高于第一部分的掺杂物的浓度以及第二部分的掺杂物的浓度。

在一或多个实施方式中,第三部分的掺杂物的浓度为实质均匀。

在一或多个实施方式中,掺杂层包含第一部分、第二部分与第三部分,沿着水平方向排列,第三部分置于第一部分与第二部分之间。第三部分的掺杂物的浓度低于第一部分的掺杂物的浓度以及第二部分的掺杂物的浓度。

在一或多个实施方式中,第三部分的掺杂物的浓度为实质均匀。

在一或多个实施方式中,掺杂层的掺杂物包含镁、碳、钙、铁、铬、钒、锰、铍或其组合。

在一或多个实施方式中,掺杂层的材质为in-xal-yga1-x-yn,其中x+y≦1。

本发明的另一方面提供一种半导体装置的制造方法,包含形成多个三五族氮化物半导体层于基板上。形成掺杂层于三五族氮化物半导体层上。掺杂层具有多个掺杂物,且掺杂物的浓度沿着水平方向变化。形成源极与漏极于三五族氮化物半导体层上。源极与漏极沿着水平方向排列,且掺杂层置于源极与漏极之间。形成栅极于掺杂层上。

在一或多个实施方式中,形成掺杂层包含形成一半导体层于三五族氮化物半导体层上。形成一遮罩层以覆盖半导体层。图案化遮罩层以暴露至少一部分的半导体层。布植掺杂物于半导体层中以形成掺杂层。

在一或多个实施方式中,上述的方法还包含于布植制程后移除图案化遮罩层。退火掺杂层。

在一或多个实施方式中,遮罩层的材质为光致抗蚀剂、二氧化硅、氮化硅(sinx)或金属。

在一或多个实施方式中,形成掺杂层包含形成一半导体层于三五族氮化物半导体层上。形成一遮罩层以覆盖半导体层。图案化遮罩层以暴露至少一部分的半导体层。退火半导体层以形成掺杂层。

在一或多个实施方式中,遮罩层的材质为金属。

在一或多个实施方式中,形成掺杂层包含形成一半导体层于三五族氮化物半导体层上。形成一遮罩层以覆盖半导体层。图案化遮罩层以形成至少一开口以暴露至少一部分的半导体层。形成一掺杂材料于开口中。退火半导体层以扩散掺杂物以形成掺杂层。

在一或多个实施方式中,掺杂材料的材质为金属。

在一或多个实施方式中,掺杂层的掺杂物包含镁、碳、钙、铁、铬、钒、锰、铍或其组合。

在一或多个实施方式中,掺杂层的材质为in-xal-yga1-x-yn,其中x+y≦1。

在一或多个实施方式中,上述的方法还包含形成一保护层于三五族氮化物半导体层上以覆盖掺杂层。移除于掺杂层上的部分保护层。

上述的实施方式通过调整掺杂层的掺杂物随着水平方向的浓度,由此调整半导体装置的栅-源电容值与栅-漏电容值。

附图说明

图1a至图1h为本发明一些实施方式的半导体装置的制造方法于各阶段的剖面图。

图2a与图2b为图1e沿水平方向的掺杂物浓度的示意图。

图3a至图3c为其他实施方式的半导体装置于图1c的阶段的剖面图。

图4a至图4f为一些实施方式沿水平方向的掺杂物浓度的示意图。

图5a至图5d为本发明另一些实施方式的半导体装置的制造方法于各阶段的剖面图。

图6a至图6c为其他实施方式的半导体装置于图5b的阶段的剖面图。

图7a至图7e为本发明另一些实施方式的半导体装置的制造方法于各阶段的剖面图。

图8a至图8c为其他实施方式的半导体装置于图7c的阶段的剖面图。

图9为具有均匀与非均匀的掺杂层的半导体装置的栅-漏电容值与源-漏电压(vsd)的曲线图。

附图标记说明:

110:基板150:保护层

122:缓冲层152:第一开口

123:二维电子气154:第二开口

124:阻障层160:源极

130:半导体层170:漏极

130’:掺杂层180:栅极

132:第一部分342:开口

134:第二部分345:掺杂材料

136:第三部分c1、c2:曲线

138:上表面d:水平方向

140、240、340:遮罩层i:布植制程

具体实施方式

以下将以附图公开本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些现有惯用的结构与元件在附图中将以简单示意的方式绘示。

另外,空间相对术语,例如「以下」、「下方」、「低于」、「以上」、「上方」等等,可被用于本文中,以易于描述附图中一元件或特征相对于另一元件或特征的关系。空间相对术语意在除图中描绘的定向的外还包含处于使用中或操作中的装置的不同定向。装置可以以其他方式定向(旋转90度或以其他定向),并且可以对本文使用的空间相对术语进行相应的解释。

图1a至图1h为本发明一些实施方式的半导体装置的制造方法于各阶段的剖面图。请先参照图1a。提供一基板110。基板110可为适合达到在此讨论的目的的任意基板,例如碳化硅、蓝宝石、硅、氮化铝、氮化镓或氧化锌。虽然没有绘示于图1a中,但可形成一过渡层(transistionlayer)或一成核层(nucleationlayer)于基板110上,以提供一适合装置层(例如在下段提到的三五族氮化物半导体层)的磊晶成长的基底层。成核层依所使用的基板110材质而定。

形成多个三五族氮化物半导体层于基板110上。在一些实施方式中,三五族氮化物半导体层包含缓冲层122与阻障层124。缓冲层122置于基板110上,而阻障层124置于缓冲层122上。缓冲层122可提供均匀的结晶面结构以利磊晶沉积,因此可选择性地加入以改善装置特性。在一些实施方式中,缓冲层122可为氮基底的材料,以提供形成于其上的层结构良好的吸附力,且亦可解决晶格错位的问题,然而本发明不以此为限。缓冲层122可为单层结构,例如氮铟铝镓(inxalyga1-x-yn)层,其中x+y≦1,或者为复合层结构。阻障层124可具有比缓冲层122还高的能隙,阻障层124的材质例如为氮铟铝镓(inxalyga1-x-yn)层,其中x+y≦1。在一些实施方式中,阻障层124可掺杂或未掺杂。电荷于缓冲层122与阻障层124之间的界面累积以产生二维电子气(twodimensionalelectrongas,2deg)123。二维电子气123具有高电子迁移率,其使得半导体装置在高频率时具有高转移电导(transconductance)。

接着,一半导体层130形成于阻障层124上。举例而言,一半导体膜(未绘示)形成(或沉积)于阻障层124上,接着半导体膜被图案化成半导体层130。在一些实施方式中,半导体层130的材质为氮铟铝镓(inxalyga1-x-yn)层,其中x+y≦1。在一些实施方式中,半导体层的材质为氮化镓,然而本发明不以此为限。

接着请参照图1b。形成一遮罩层140以覆盖半导体层130与阻障层124。遮罩层140可为一阻层,其可被称为光致抗蚀剂层、感光层、影像层、图案化层或辐射感应层。遮罩层140包含正光致抗蚀剂材料、负光致抗蚀剂材料、其他型态的材料或其组合。遮罩层140可利用沉积制程而形成于半导体层130与阻障层124上。然而,在一些其他的实施方式中,遮罩层140的材质可为二氧化硅、氮化硅(sinx)或金属。

请参照图1c。图案化遮罩层140以暴露出至少一部分的半导体层130。举例而言,在图1c中,半导体层130包含一第一部分132与一第二部分134,其沿着一水平方向d排列,而遮罩层140暴露半导体层130的第一部分132。遮罩层140可利用光刻制程以图案化。光刻制程包含光致抗蚀剂软烘烤、遮罩对准、曝光、后曝光烘烤、显影光致抗蚀剂、浸润、干燥(例如硬烘烤)、其他合适的制程或其组合。或者,光刻制程可以其他方法,例如无遮罩光刻、电子束光刻、或离子束光刻,执行或替代。在一些实施方式中,是执行一蚀刻制程,例如干蚀刻、湿蚀刻、其他蚀刻方式或其组合。

请参照图1d。执行一(离子)布植制程i。布植制程i是布植掺杂物于半导体层130(参见图1c)的曝光部分(即第一部分132)以形成一掺杂层130’。布植的浓度、能量与深度取决于欲布植入半导体层130的离子种类而定。在一些实施方式中,掺杂物为受体型掺杂物,例如镁、碳、钙、铁、铬、钒、锰、铍或其组合,因此掺杂层130’为一p型层。

请参照图1e。移除遮罩层140(如图1d所绘示)。在一些实施方式中,可执行湿蚀刻制程、干蚀刻制程或其组合以移除遮罩层140。接着,对掺杂层130’执行一退火制程。掺杂层130’的掺杂物在退火过程中扩散,且掺杂物的浓度沿着水平方向d变化。

图2a与图2b为图1e沿水平方向d的掺杂物浓度的示意图。请参照图1e、图2a与图2b。因掺杂物被布植于第一部分132,因此第一部分132的掺杂物浓度会高于第二部分134的掺杂物浓度。亦即,掺杂物浓度会沿着水平方向d降低。另外,如图2a与图2b所示,浓度曲线可通过退火的条件而改变。

请参照图1f。形成保护层150以覆盖掺杂层130’与阻障层124。保护层150的材质可为介电材料,例如氮化硅或氮氧化硅。

请参照图1g。图案化保护层150以形成第一开口152与第二开口154,而掺杂层130’则置于第一开口152与第二开口154之间。第一开口152与第二开口154沿着水平方向d排列。第一开口152与第二开口154分别暴露部分的阻障层124。

接着,分别形成一源极160与一漏极170于第一开口152与第二开口154中。也就是说,源极160与漏极170沿着水平方向d排列。在图1g中,掺杂层130’的第一部分132靠近源极160设置且远离漏极170设置,而掺杂层130’的第二部分134靠近漏极170设置且远离源极160设置。在一些实施方式中,源极160与漏极170的材质为导电材料,例如金属,而源极160与漏极170皆电性连接至二维电子气123。

请参照图1h。进一步图案化保护层150以暴露掺杂层130’的上表面138。接着,形成栅极180于掺杂层130’上。在一些实施方式中,栅极180的材质为导电材料,例如金属。保护层150可防止漏电流。

在图1h中,半导体装置为增强型(enhancement-mode,e-mode)高电子移动率晶体管(highelectronmobilitytransistor,hemt)。二维电子气123能够让电流在源极160与漏极170之间流动。施加至栅极180的电压控制于栅极180下方的二维电子气123的电子数量,由此控制总电子流。掺杂层130’使下方的二维电子气123空乏。掺杂层130’的掺杂物的浓度影响二维电子气123的电子密度。具体而言,当掺杂层130’的掺杂物的浓度增加时,二维电子气123的电子密度减少。因此,在图1h中,位于掺杂层130’下方的二维电子气123的电子密度不均匀。位于掺杂层130’的第一部分132(如图1g所绘示)下方的二维电子气123的电子密度低于位于掺杂层130’的第二部分134(如图1g所绘示)下方的二维电子气123的电子密度。通过如此的结构,栅-源电容值(cgs,亦即栅极180与源极160之间的电容值)以及栅-漏电容值(cgd,亦即栅极180与漏极170之间的电容值)可被调整。

在一些其他的实施方式中,遮罩层140(如图1c所绘示)具有不同的图案,以形成具不同掺杂浓度分布的掺杂层130’。图3a至图3c为其他实施方式的半导体装置于图1c的阶段的剖面图。在图3a中,遮罩层140覆盖半导体层130的第一部分132并暴露半导体层130的第二部分134。在布植与退火制程(如图1d与图1e所绘示)后,掺杂层的掺杂浓度可如图4a与图4b所示。在图3b中,半导体层130还包含第三部分136,置于第一部分132与第二部分134之间。遮罩层140覆盖第一部分132与第二部分134,并且暴露第三部分136。在布植与退火制程(如图1d与图1e所绘示)后,掺杂层的掺杂浓度可如图4c与图4d所示。第三部分136的掺杂浓度可实质均匀(如图4c所示)或者不均匀(如图4d所示)。在图3c中,遮罩层140覆盖第三部分136,并且暴露第一部分132与第二部分134。在布植与退火制程(如图1d与图1e所绘示)后,掺杂层的掺杂浓度可如图4e与图4f所示。第三部分136的掺杂浓度可实质均匀(如图4e所示)或者不均匀(如图4f所示)。

上述实施方式的遮罩层140的图案为例示,并非用以限制本发明的范畴。只要掺杂层130’的掺杂物的浓度随着水平方向d变化,由此调整cgs与cgd,则皆在本发明的范畴中。

图5a至图5d为本发明另一些实施方式的半导体装置的制造方法于各阶段的剖面图。请参照图5a。首先先执行图1a的制程。因制程细节与图1a相同,因此便不再赘述。接着,形成一遮罩层240以覆盖半导体层130。在一些实施方式中,遮罩层240的材质为碳或金属,例如镁、钙、铁、铬、钒、锰、铍或其组合。

请参照图5b。图案化遮罩层240以暴露半导体层130的至少一部分。举例而言,在图5b中,遮罩层240暴露半导体层130的第二部分134。遮罩层240可利用光刻制程以图案化。或者,光刻制程可以其他方法,例如无遮罩光刻、电子束光刻、或离子束光刻,执行或替代。在一些实施方式中,是执行一蚀刻制程,例如干蚀刻、湿蚀刻、其他蚀刻方式或其组合。

对半导体层130执行退火制程以形成掺杂层130’(如图5c所示)。执行退火制程以打断半导体层130的键结(如镁-氢键)以增加其掺杂物浓度。因遮罩层240覆盖第一部分132且未覆盖第二部分134,因此掺杂层130’的掺杂物的浓度沿着水平方向d变化。举例而言,浓度曲线可如图4a或图4b所示。

请参照图5c。移除遮罩层240(如图5b所示)。在一些实施方式中,以蚀刻制程,如湿蚀刻制程、干蚀刻制程或其组合,执行移除制程。

请参照图5d。形成保护层150以覆盖掺杂层130’与阻障层124。图案化保护层150以形成第一开口152与第二开口154。分别形成一源极160与一漏极170于第一开口152与第二开口154中。进一步图案化保护层150以暴露掺杂层130’的上表面138。形成栅极180于掺杂层130’上。因上述的制程与图1f至图1h的制程相似,因此便不再赘述。

另外,在一些实施方式中,遮罩层240(如图5b所示)具有不同的图案,以形成具不同掺杂浓度分布的掺杂层130’。图6a至图6c为其他实施方式的半导体装置于图5b的阶段的剖面图。在图6a中,遮罩层240覆盖半导体层130的第二部分134并暴露半导体层130的第一部分132。在退火制程后,掺杂层的掺杂浓度可如图2a与图2b所示。在图6b中,遮罩层240覆盖第三部分136,并且暴露第一部分132与第二部分134。在退火制程后,掺杂层的掺杂浓度可如图4e与图4f所示。第三部分136的掺杂浓度可实质均匀(如图4e所示)或者不均匀(如图4f所示)。在图6c中,遮罩层240覆盖第一部分132与第二部分134,并且暴露第三部分136。在退火制程后,掺杂层的掺杂浓度可如图4c与图4d所示。第三部分136的掺杂浓度可实质均匀(如图4c所示)或者不均匀(如图4d所示)。

上述实施方式的遮罩层240的图案为例示,并非用以限制本发明的范畴。只要掺杂层130’的掺杂物的浓度随着水平方向d变化,由此调整cgs与cgd,则皆在本发明的范畴中。

图7a至图7d为本发明另一些实施方式的半导体装置的制造方法于各阶段的剖面图。请参照图7a。首先先执行图1a的制程。因制程细节与图1a相同,因此便不再赘述。接着,形成一遮罩层340以覆盖半导体层130。在一些实施方式中,遮罩层340的材质为二氧化硅或氮化硅(sinx)。

请参照图7b。图案化遮罩层340以形成至少一开口342以暴露至少部分的半导体层130。举例而言,在图7b中,遮罩层340的开口342暴露半导体层130的第一部分132。遮罩层340可利用光刻制程以图案化。或者,光刻制程可以其他方法,例如无遮罩光刻、电子束光刻、或离子束光刻,执行或替代。在一些实施方式中,是执行一蚀刻制程,例如干蚀刻、湿蚀刻、其他蚀刻方式或其组合。

请参照图7c。形成(或沉积)一掺杂材料345于遮罩层340的开口342中。换言的,掺杂材料345置于半导体层130的第一部分132上。在一些实施方式中,掺杂材料345的材质可为碳或金属,例如镁、钙、铁、铬、钒、锰、铍或其组合。

对半导体层130执行一退火制程。在退火制程中,掺杂材料345的元素会扩散至半导体层130中以形成掺杂层130’。因掺杂材料345覆盖第一部分132且遮罩层340覆盖第二部分134,因此掺杂层130’的掺杂物的浓度会沿着水平方向d变化。举例而言,浓度曲线可如图2a或图2b所示。

请参照图7d。移除遮罩层340与掺杂材料345(如图7d所绘示)。在一些实施方式中,可执行湿蚀刻制程、干蚀刻制程或其组合以移除遮罩层340。

请参照图7e。形成保护层150以覆盖掺杂层130’与阻障层124。图案化保护层150以形成第一开口152与第二开口154。分别形成一源极160与一漏极170于第一开口152与第二开口154中。进一步图案化保护层150以暴露掺杂层130’的上表面138。形成栅极180于掺杂层130’上。因上述的制程与图1f至图1h的制程相似,因此便不再赘述。

另外,在一些其他实施方式中,遮罩层340与掺杂材料345(如图7c所示)具有不同的图案,以形成具不同掺杂浓度分布的掺杂层130’。图8a至图8c为其他实施方式的半导体装置于图7c的阶段的剖面图。在图8a中,掺杂材料345覆盖半导体层130的第二部分134,且遮罩层340覆盖半导体层130的第一部分132。在退火制程后,掺杂层的掺杂浓度可如图4a与图4b所示。在图8b中,掺杂材料345覆盖半导体层130的第三部分136,且遮罩层340覆盖半导体层130的第一部分132与第二部分134。在退火制程后,掺杂层的掺杂浓度可如图4c与图4d所示。第三部分136的掺杂浓度可实质均匀(如图4c所示)或者不均匀(如图4d所示)。在图8c中,掺杂材料345覆盖半导体层130的第一部分132与第二部分134,且遮罩层340覆盖半导体层130的第三部分136。在退火制程后,掺杂层的掺杂浓度可如图4e与图4f所示。第三部分136的掺杂浓度可实质均匀(如图4e所示)或者不均匀(如图4f所示)。

上述实施方式的遮罩层340与掺杂材料345的图案为例示,并非用以限制本发明的范畴。只要掺杂层130’的掺杂物的浓度随着水平方向d变化,由此调整cgs与cgd,则皆在本发明的范畴中。

图9为具有均匀与非均匀的掺杂层的半导体装置的栅-漏电容值与源-漏电压(vsd)的曲线图。图9的曲线c1表示图1h的具不均匀的掺杂层的半导体装置的栅-漏电容值,而图9的曲线c2表示具均匀的掺杂层的半导体装置的栅-漏电容值。如图9所绘示,当半导体装置的掺杂层具有非均匀的掺杂分布(亦即掺杂浓度沿水平方向变化)时,栅-漏电容值便下降。亦即,半导体装置的栅-漏电容值可通过上述实施方式所提及的形成掺杂层的方法而调整。

虽然本发明已以实施方式公开如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作各种的变动与润饰,因此本发明的保护范围当视后附的权利要求所界定者为准。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1