高压半导体装置及其制造方法与流程

本发明关于一种半导体技术，且特别是关于一种可降低或消除基体效应(bodyeffect)的高压半导体装置。

背景技术：

高压半导体装置技术适用于高电压与高功率的集成电路领域。传统高压半导体装置，例如横向扩散金属-氧化物半导体场效应晶体管(lateraldiffusedmosfet,ldmosfet)，主要用于高于或约为18v的元件应用领域。高压半导体装置技术的优点在于符合成本效益，且易相容于其他工艺，已广泛应用于显示器驱动ic元件、电源供应器、电力管理、通信、车用电子或工业控制等领域中。

图1绘示出已知的n型水平式扩散金属-氧化物半导体场效应晶体管(ldmosfet)剖面示意图。n型水平式扩散金属-氧化物半导体场效应效晶体管10包括：一p型半导体基底100及位于其上的一p型外延层102。p型外延层102上具有栅极结构116及场绝缘层114。再者，栅极结构116两侧的p型外延层102内分别为一p型基体(body)区106及一n型漂移区104，其中漂移区104进一步延伸于下方的p型半导体基底100内。基体区106内具有p型接触区108及相邻的n型接触区110(二者或称为源极区)，而漂移区104内具有n型接触区112(或称为漏极区)。再者，一源极电极117电连接于p型接触区108及n型接触区110；一漏极电极119电连接于n型接触区112；及一栅极电极121电连接于栅极结构116。

然而，在上述n型水平式扩散金属-氧化物半导体场效应效晶体管10中，源极区经由基体区106与下方的p型半导体基底100电连接。因此，当源极区耦接至一内部电路或电阻时，会引发基体效应而改变晶体管10的阈值电压(thresholdvoltage)。如此一来，晶体管10的驱动电流会随着施加于源极区的电压的增加而下降，因而降低晶体管10的性能。

因此，有必要寻求一种高压半导体装置及其制造方法，其能够解决或改善上述的问题。

技术实现要素：

本发明一实施例提供一种高压半导体装置，包括：具有一第一导电型的一半导体基底；具有一第二导电型的一第一掺杂区，位于半导体基底内；一外延层，形成于半导体基底上；具有第一导电型的一基体区，位于第一掺杂区上的外延层内；具有第二导电型及相同掺杂浓度的一第二掺杂区及一第三掺杂区，分别位于基体区两相对侧的外延层内而邻接基体区；一源极区及一漏极区，分别位于基体区及第二掺杂区内；一场绝缘层位于源极区及漏极区之间的第二掺杂区内；以及一栅极结构，位于外延层上，且覆盖一部分的场绝缘层。

本发明另一实施例提供一种高压半导体装置的制造方法，包括：提供具有一第一导电型的一半导体基底；于半导体基底内形成具有一第二导电型的一第一掺杂区；于半导体基底上形成一外延层；于外延层内形成具有第一导电型的一基体区及具有第二导电型及相同掺杂浓度的一第二掺杂区及一第三掺杂区，其中基体区位于第一掺杂区上，且第二掺杂区及第三掺杂区分别位于基体区两相对侧并邻接基体区；于该第二掺杂区内形成一场绝缘层；于外延层上形成一栅极结构，其中栅极结构覆盖一部分的场绝缘层；以及于基体区内形成一源极区，且于第二掺杂区内形成一漏极区。

本发明实施例的高压半导体装置及其制造方法，基体区的两相对侧及底部形成了具有不同于基体区的导电型的掺杂区，这些掺杂区构成连续的隔离结构，以隔离高压半导体装置中具有相同导电型的基体区与基底。因此，当源极区耦接至一内部电路或电阻时，可降低或消除基体效应而避免驱动电流随着施加于源极区的电压的增加而下降，进而提升或维持高压半导体装置的性能。再者，这些掺杂区可具有相同的的掺杂浓度，因此可使高压半导体装置具有稳定的峰值电场(peakelectricfield)。另外，由于可采用高压半导体装置中的高压井区形成连续的隔离结构，因此不需额外的制造成本。

附图说明

图1绘示出已知的n型水平式扩散金属-氧化物半导体场效应效晶体管剖面示意 图。

图2a至图2f绘示出根据本发明一实施例的高压半导体装置的制造方法的剖面示意图。

图3a至图3d分别绘示出根据本发明一实施例的高压半导体装置的剖面示意图。

附图标号：

10晶体管；

20、30、40、50、60高压半导体装置；

100p型半导体基底；

102p型外延层；

104n型漂移区；

106基体区；

108p型接触区；

110、112n型接触区；

114、220场绝缘层；

116、233栅极结构；

117源极电极；

119漏极电极；

121栅极电极；

200半导体基底；

202第一掺杂区；

204埋入层；

210外延层；

212高压井区；

212a第二掺杂区；

212b第三掺杂区；

216场降区；

222基体区；

224、226掺杂区；

227源极区；

228漏极区；

230栅极介电层；

232栅极层；

240、242、244内连结构；

250内层介电层；

e1、e2外侧边缘；

w宽度。

具体实施方式

以下说明本发明实施例的高压半导体装置及其制造方法。然而，可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。

本发明的实施例提供一种高压半导体装置，例如横向扩散金属-氧化物半导体场效应效晶体管，其利用不同于基体区的导电型的掺杂区来隔离高压半导体装置中具有相同导电型的基体区与基底，进而降低或消除基体效应。

请参照图2e，其绘示出根据本发明一实施例的高压半导体装置20的剖面示意图。在本实施例中，半导体装置20可为一水平式扩散金属-氧化物半导体场效应效晶体管。高压半导体装置20包括一半导体基底200，例如为硅基底、锗化硅(sige)基底、块体半导体(bulksemiconductor)基底、化合物半导体(compoundsemiconductor)基底、绝缘层上覆硅(silicononinsulator,soi)基底或其他常用的半导体基底，其具有一第一导电型。

再者，半导体基底200内具有一第一掺杂区202，例如一高压井区，其邻近于半导体基底200的上表面。第一掺杂区202具有不同于第一导电型的一第二导电型。举例来说，第一导电型为p型，而第二导电型为n型。在其他实施例中，第一导电型可为n型，而第二导电型为p型。

在本实施例中，高压半导体装置20更包括一外延层210，其形成于半导体基底200上，且具有第一导电型。外延层210内具有多个作为隔离结构的场绝缘层220。在一实施例中，场绝缘层220可为场氧化物(fieldoxide)。在一范例中，场绝缘层220为局部硅氧化层(localoxidationofsilicon,locos)。在其他实施例中，场绝缘层220 可为浅沟槽隔离(shallowtrenchisolation,sti)结构。

在本实施例中，高压半导体装置20更包括具有第一导电型的一基体区222及具有第二导电型及相同掺杂浓度的一第二掺杂区212a及一第三掺杂区212b。基体区222位于第一掺杂区202上的外延层210内，且基体区222由外延层210的上表面延伸至其下表面，使基体区222的底部可邻接于第一掺杂区202。再者，第二掺杂区212a及第三掺杂区212b分别位于基体区222两相对侧的外延层210内而邻接基体区222。在本实施例中，第二掺杂区212a及第三掺杂区212b位于第一掺杂区202上方，且由外延层210的上表面延伸至其下表面，使第二掺杂区212a及第三掺杂区212b的底部可邻接于第一掺杂区202。在一实施例中，第三掺杂区212b的一外侧边缘e2对准于第一掺杂区202的一对应的外侧边缘e1。再者，第三掺杂区212b具有一宽度w在1至8微米的范围。

在一实施例中，第一掺杂区202与第二掺杂区212a及第三掺杂区212b具有相同的掺杂浓度。在此情形中，第一掺杂区202与第二掺杂区212a及第三掺杂区212b为高压井区。再者，第二掺杂区212a及第三掺杂区212b为基体区222所隔开的同一高压井区212或各自形成于外延层210内的高压井区。在一范例中，高压井区的掺杂浓度约在1.0×10¹⁵至1.0×10¹⁶ions/cm³的范围。在其他实施例中，第一掺杂区202的掺杂浓度不同于第二掺杂区212a及第三掺杂区212b。在此情形中，第一掺杂区202为高压井区，而第二掺杂区212a及第三掺杂区212b为井区，且井区(即，第二掺杂区212a及第三掺杂区212b)的掺杂浓度高于高压井区(即，第一掺杂区202)。再者，第二掺杂区212a及第三掺杂区212b为基体区222所隔开的同一井区或各自形成于外延层210内的井区。在一范例中，高压井区的掺杂浓度约在1.0×10¹⁵至1.0×10¹⁶ions/cm³的范围，而井区的掺杂浓度约在1.0×10¹⁶至1.0×10¹⁷ions/cm³的范围。在本实施例中，第一掺杂区202、第二掺杂区212a及第三掺杂区212b作为水平式扩散金属-氧化物半导体场效应效晶体管的一漂移区。

在本实施例中，高压半导体装置20更包括一源极区227、一漏极区228及一栅极结构233。源极区227及漏极区228分别位于基体区222及第二掺杂区212a内。源极区227由具有第二导电型的掺杂区226及具有第一导电型的掺杂区224(其作为一基体接触区)所构成。再者，漏极区228仅由具有第二导电型的掺杂区所构成。再者，栅极结构233位于外延层210上，且覆盖一部分的场绝缘层220，其中此场绝缘层220 形成于源极区227及漏极区228之间的第二掺杂区212a内。栅极结构233通常包括一栅极介电层230及位于栅极介电层230上方的栅极层232。

在本实施例中，高压半导体装置20可包括具有第一导电型的一场降区(fieldreductionregion)216，其位于第二掺杂区212a内且对应于栅极结构233下方的场绝缘层220下方，用以降低表面电场。在一实施例中，场降区216的掺杂浓度约为1.0×10¹⁷ions/cm³。

在本实施例中，高压半导体装置20更包括一内层介电(interlayerdielectric,ild)层250及位于其中的多个内连结构240、242及244。在本实施例中，内连结构240电连接于源极区227，以作为一源极电极；内连结构242电连接于漏极区216，以作为一漏极电极；以及内连结构244电连接于栅极结构233，以作为一栅极电极。

请参照图3a及图3b，其分别绘示出根据本发明其他实施例的高压半导体装置30及40剖面示意图，其中相同于图2f的部件使用相同的标号并省略其说明。在图3a中，高压半导体装置30具有相似于高压半导体装置20(如图2f所示)的结构。不同之处在于高压半导体装置30中第三掺杂区212b的外侧边缘e2未对准于第一掺杂区212a的对应的外侧边缘e1。举例来说，外侧边缘e2横向延伸而超越外侧边缘e1。

在图3b中，高压半导体装置40具有相似于高压半导体装置20(如图2f所示)的结构。不同之处在于高压半导体装置40中第三掺杂区212b的外侧边缘e2未对准于第一掺杂区212a的对应的外侧边缘e1。举例来说，外侧边缘e1横向延伸而超越外侧边缘e2。

请参照图3c，其绘示出根据本发明其他实施例的高压半导体装置50剖面示意图，其中相同于图2f的部件使用相同的标号并省略其说明。在本实施例中，高压半导体装置50具有相似于高压半导体装置20(如图2f所示)的结构。不同之处在于高压半导体装置50中更包括具有第二导电型的一埋入层(buriedlayer)204，位于基体区222下方的第一掺杂区202内，使基体区222的底部邻接埋入层204的上表面。再者，埋入层204的掺杂浓度约在1.0×10¹⁸ions/cm³。在本实施例中，第二掺杂区212a及第三掺杂区212b可为井区或高压井区。在一范例中，第二导电型为n型，而埋入层204为n型埋入层(n+buriedlayer,nbl)。

请参照图3d，其绘示出根据本发明其他实施例的高压半导体装置60剖面示意图，其中相同于图2f的部件使用相同的标号并省略其说明。在本实施例中，高压半导体 装置60具有相似于高压半导体装置20(如图2f所示)的结构。不同之处在于高压半导体装置60中使用具有第二导电型的一埋入层204取代高压半导体装置20中的第一掺杂区202设置于基体区222下方，使基体区222的底部邻接埋入层204的上表面。在本实施例中，第二掺杂区212a及第三掺杂区212b可为井区或高压井区。

接着，请参照图2a至图2f，其绘示出根据本发明一实施例的高压半导体装置20制造方法的剖面示意图。请参照图2a，提供一半导体基底200，其具有一第一导电型。在本实施例中，半导体基底200可为硅基底、锗化硅基底、块体半导体基底、化合物半导体基底、绝缘层上覆硅基底或其他常用的半导体基底。

接着，可通过离子注入工艺及热工艺，于半导体基底200内形成一第一掺杂区202，例如一高压井区，其邻近于半导体基底200的上表面。第一掺杂区202具有不同于第一导电型的一第二导电型。举例来说，第一导电型为p型，而第二导电型为n型。在其他实施例中，第一导电型可为n型，而第二导电型为p型。

接着，请参照图2b，可通过外延生长于半导体基底200上形成具有第一导电型的一外延层210。接着，可通过离子注入工艺及热工艺，于外延层210内形成具有第二导电型的一掺杂区，例如高压井区212。在本实施例中，高压井区212的掺杂浓度可相同于第一掺杂区202。举例来说，高压井区212及第一掺杂区202的掺杂浓度约在1.0×10¹⁵至1.0×10¹⁶ions/cm³的范围。在其他实施例中，具有第二导电型的掺杂区可为一井区，其掺杂浓度不同于第一掺杂区202。举例来说，井区的掺杂浓度约在1.0×10¹⁶至1.0×10¹⁷ions/cm³的范围，而第一掺杂区202的掺杂浓度约在1.0×10¹⁵至1.0×10¹⁶ions/cm³的范围。亦即，井区的掺杂浓度高于第一掺杂区202的掺杂浓度。

接着，请参照图2c，于外延层210内形成多个作为隔离结构的场绝缘层220，其中至少一场绝缘层形成于高压井区212内。在一实施例中，场绝缘层220可为场氧化物。在一范例中，场绝缘层220为局部硅氧化层(locos)。在其他实施例中，场绝缘层220可为浅沟槽隔离(sti)结构。需注意的是在其他实施例中，可于形成场绝缘层220后，于外延层210内形成具有第二导电型的高压井区212或井区。

接着，请参照图2d，可通过离子注入工艺及热工艺，于外延层210的高压井区212或井区内形成具有第一导电型的一基体区222，以将高压井区212或井区分隔成具有第二导电型及相同掺杂浓度的一第二掺杂区212a及一第三掺杂区212b。如图2d所示，基体区222位于第一掺杂区202上的外延层210内，且基体区222由外延层 210的上表面延伸至其下表面，使基体区222的底部可邻接于第一掺杂区202。再者，第二掺杂区212a及第三掺杂区212b分别位于基体区222两相对侧的外延层210内而邻接基体区222。在本实施例中，第二掺杂区212a及第三掺杂区212b位于第一掺杂区202上方，且由外延层210的上表面延伸至其下表面，使第二掺杂区212a及第三掺杂区212b的底部可邻接于第一掺杂区202。在一实施例中，第三掺杂区212b的一外侧边缘e2对准于第一掺杂区202的一对应的外侧边缘e1。再者，第三掺杂区212b具有一宽度w在1至8微米的范围。在其他实施例中，可在形成基体区222之前或之后，通过各自的离子注入工艺形成第二掺杂区212a及第三掺杂区212b。

接着，请再参照图2d，可选择性地于场绝缘层220下方的第二掺杂区212a内形成具有第一导电型的一场降区216，其用以降低表面电场。在一实施例中，场降区216的掺杂浓度约为1.0×10¹⁷ions/cm³。接着，可利用已知mos工艺于外延层210上形成一栅极结构233，其中栅极结构233局部覆盖场降区216上方的场绝缘层220。栅极结构233通常包括一栅极介电层230及位于栅极介电层230上方的栅极层232。

接着，请参照图2e，可通过离子注入工艺，于基体区222内形成一源极区227，且于第二掺杂区212a内形成一漏极区228。源极区227由具有第二导电型的掺杂区226及具有第一导电型的掺杂区224(其作为一基体接触区)所构成。再者，漏极区228仅由具有第二导电型的掺杂区所构成。

接着，请参照图2f，可利用已知金属化工艺，于外延层210上形成一金属化层，并覆盖栅极结构233。如此一来，便形成高压半导体装置20。在本实施例中，金属化层可包括一内层介电(ild)层250及位于其中的多个内连结构240、242及244。在本实施例中，内连结构240电连接于源极区227，以作为一源极电极；内连结构242电连接于漏极区216，以作为一漏极电极；以及内连结构244电连接于栅极结构233，以作为一栅极电极。

可以理解的是可采用相同或相似于图2a至图2f所示的方法来制作图3a至图3d分别所示的高压半导体装置30、40、50及60。

根据上述实施例，基体区的两相对侧及底部形成了具有不同于基体区的导电型的掺杂区，这些掺杂区构成连续的隔离结构，以隔离高压半导体装置中具有相同导电型的基体区与基底。因此，当源极区耦接至一内部电路或电阻时，可降低或消除基体效应而避免驱动电流随着施加于源极区的电压的增加而下降，进而提升或维持高压半导 体装置的性能。再者，这些掺杂区可具有相同的的掺杂浓度，因此可使高压半导体装置具有稳定的峰值电场(peakelectricfield)。另外，由于可采用高压半导体装置中的高压井区形成连续的隔离结构，因此不需额外的制造成本。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。