在金属化层中形成具有不同材料组成物的导电结构的方法与流程

本发明大体是关于半导体装置的制造，并且更具体地说，是关于在金属化层中形成具有不同材料组成物的导电结构的各种方法。

背景技术：

在诸如微处理器、储存装置及类似者等现代集成电路中，于有限芯片面积上提供并操作非常大量的电路组件，特别是晶体管。近数十年来，电路组件(如晶体管)在效能提升及实体尺寸(特征尺寸)缩减方面已有极大的进步。场效应晶体管(fet)有各种组态，例如：平面型晶体管装置、finfet装置、纳米线装置等。fet无论是何种形式，都具有栅极电极、源极区、漏极区、以及置于源极与漏极区之间的沟道区。场效应晶体管的状态(“接通”或“断开”)由栅极电极控制。栅极电极一经施加适当的控制电压，沟道区变会导电，从而允许电流在源极与漏极区之间流动。

为了在集成电路装置上提升fet的操作速度并增加fet的密度，数年来，装置设计人员已大幅缩减fet的实体大小，尤其是晶体管装置的沟道长度。由于晶体管装置的尺寸缩减，电路组件的操作速度已随着每一个新装置世代而提升，而此类产品中的“堆积密度”，即每单位面积的晶体管装置数目，也在同时间增加。此类晶体管装置效能提升以使得与最终集成电路产品操作速度有关的一项限制因子不再是个别晶体管组件，而是装置层上面所形成的复杂接线系统的电气效能，其中诸如晶体管等实际半导体为基础的电路组件为在半导体基材中及上面形成。

一般而言，由于电路组件数量大且现代集成电路需要的布局复杂，无法在电路组件制造所处的同一装置层内建立个别电路组件的电连接或“接线配置”。因此，各种构成集成电路产品整体接线图型的电连接为在形成或堆叠于产品的装置层上面的一或多个附加的所谓的“金属化层”中形成。一般的集成电路产品可含有此类金属化层中的数层，例如：7至12层，端视集成电路产品的复杂度而定。

这些金属化层一般各由绝缘材料层所构成，材料层中形成有导电金属线及/或导电过孔。大体上，导线提供内阶(inter-level)(即层内)电连接，而导电过孔提供介于不同金属化层或阶之间的层级间连接或垂直连接。这些导线及导电过孔可由具有适当阻障层的各种不同材料所构成，例如：铜等。集成电路产品中的第一金属化层一般称为“m1”层，而用于在m1层与实体接触装置的更低层导电结构之间建立电连接的导电过孔一般则称为“v0”过孔。对于目前的先进集成电路产品，这些金属化层中的导线及导电过孔一般是由铜所构成，而且是使用已知的镶嵌或双镶嵌技术在绝缘材料层中形成。如上所述，附加金属化层为在m1层上面形成，例如：m2/v1、m3/v2等。在业界里，v0层下面的导电结构由于接触硅基材中形成的“装置”(例如：晶体管)，大体上视为“装置层”接触部或单纯地视为“接触部”。

然而，就先进世代的产品，导电结构的关键尺寸(例如：导线的横宽)倾向于跟着缩减。在一些应用中，单一金属化层可具有横宽显著不同的导电结构。使用电镀或无电式镀覆技术以铜材料在绝缘材料层中填充较小沟槽会有所困难。此外，即使这些导电结构的整体关键尺寸缩减，必须在这些沟槽中形成的阻障层的厚度仍然大约相同，亦即，阻障层厚度并未随着导电结构(例如：导线)的整体关键尺寸(横宽)缩减而跟着比例缩小(至少并不显著)。因此，沟槽内用于更多导电铜材料(即导电结构的主体金属)的空间更小，而且相对而言，此类导电结构内的电流密度在操作期间增大。进而，主体铜材料电流密度增大会导致铜材料在ic产品操作期间出现更不理想的电迁移，这会降低产品效能及/或导致产品故障。

关于使用替代材料(例如：钴等)取代铜作为导电结构的主体部分已有人研究。图1a至1d绘示使用此类替代材料在集成电路产品上金属化层中形成导电结构的一种说明性先前技术方法。图1a为先前技术集成电路产品10的说明性金属化层的简化图。于制作程序的上制点，产品10包含蚀刻终止层12及绝缘材料层14，例如：低k材料、二氧化硅等。已通过进行各种不同已知先前技术处理技术中任一者，在绝缘材料层14中界定多个较窄沟槽16(具有关键尺寸16a)及较宽沟槽18(具有关键尺寸18a)。在一项说明性具体实施例中，关键尺寸16a可约为10nm至20nm，而关键尺寸18a可约为30nm至150nm。如图所示，阻障层20跨越层件14并在沟槽16、18中初始形成。实际上，简易绘示的阻障层20可包含多个材料层。之后，进行保形沉积程序以在沟槽16、18中沉积主体金属层22，例如：钴。主体金属层22可具有例如约10nm至20nm的厚度，使得其实质填充更小的沟槽16，但仅“内衬”(line)更宽的沟槽18。

图1b绘示产品10在其上以约300℃至400℃的温度进行退火程序后的状况。此退火程序造成金属层22的材料回焊并且再结晶。如图所示，通过进行退火程序，更大沟槽18的侧壁的实质部分已有效清除主体金属层22(原位留下阻障层20)，而主体金属层22的一部分22x则仍然置于更宽沟槽18的底端。

图1c绘示产品10在其上形成附加主体金属材料22a(例如：钴)的盖层后的状况。附加主体金属材料22a可通过进行物理气相沉积(pvd)程序或通过进行电镀程序来形成。原始主体金属层22的轮廓在图1c仅为了参考目的而展示，因为主体金属材料22、22a将会在形成程序期间互相有效合并。

图1d绘示产品10在进行一或多个化学机械研磨(cmp)操作将置于绝缘材料层14的上表面14a上面各种材料的过剩用量移除后的情况。这些操作导致更宽沟槽18中形成宽导电结构30、及各较窄沟槽16中形成窄导电结构32。

一般来说，铜比诸如钴等其它金属具有更低的电阻率(更高的导电率)。然而，一般已知的是，对于铜为结构主体部分的导电结构，形成非常小的含铜导电结构(例如：具有约20nm或更小横宽(关键尺寸)的结构)，铜的电阻率增大。诸如钴等可当作导电结构主体部分使用的其它材料也使此类小型导电结构中主体金属材料的电阻率增大。然而，对于此类小型结构，钴导电结构的电阻率增大幅度小于对应铜导电结构的电阻率对应增大幅度。因此，窄导电结构32中使用替代金属材料22可比此类更小导电结构32中使用铜提供更大效益，但基于数个理由，就更大或更宽导电结构30使用此类替代主体金属材料会有不同结果。第一，宽导电结构30的主体部分(例如：主体金属22/22a)如较大量，则铜在此类较宽沟槽18中形成时电阻增大并不显著。第二，铜(较低)及替代材料22/22a(较高)的基本电气特性(例如：电阻)差异如正常，则使用替代金属材料22形成更小导电结构32时获得的效益并不存在，因为这与使用此类替代金属材料22/22a形成更大导电结构30有关。第三，在一些情况下，相比于使用铜当作更宽导电结构主体部分形成更宽导电结构30，更宽导电结构30中使用此类替代主体金属材料22/22a导致具有整体更高电阻的导电结构30。

本发明针对在金属化层中形成具有不同材料组成物的导电结构的各种方法，其可解决或至少减少一些上面指认的问题。

技术实现要素：

以下介绍本发明的简化概要，以便对本发明的一些态样有基本的了解。本概要并非本发明的详尽概述。用意不在于指认本发明的重要或关键要素，或叙述本发明的范畴。目的仅在于以简化形式介绍一些概念，作为下文更详细说明的引言。

本发明大体是针对在金属化层中形成具有不同材料组成物的导电结构的各种方法。本发明中所揭示的一种说明性方法此外还包括在绝缘材料层中形成第一沟槽与第二沟槽，第一沟槽具有第一横向关键尺寸，第二沟槽具有比第一沟槽的第一横向关键尺寸更大的第二横向关键尺寸，在第一沟槽中形成第一导电结构，其中，第一主体金属材料构成第一导电结构的主体部分，以及在第二沟槽中形成第二导电结构，其中，第二主体金属材料构成第二导电结构的主体部分，并且其中，第一主体金属材料与第二主体金属材料为不同材料。

本发明中所揭示的另一说明性方法此外还包括在绝缘材料层中形成第一沟槽与第二沟槽，第一沟槽具有第一横向关键尺寸，第二沟槽具有比第一沟槽的第一横向关键尺寸更大的第二横向关键尺寸，在第一与第二沟槽两者中沉积第一主体金属层，并且进行至少一个第一程序操作以移除部分第一主体金属层，同时留下第一主体金属层置于第一沟槽内的其余部分。在这项具体实施例中，本方法亦包括在第一主体金属层的其余部分上面并在第二沟槽内沉积第二主体金属层，以便以第二主体金属层过量填充第二沟槽，其中，第一主体金属层与第二主体金属层包含不同材料，以及进行至少一个第二程序操作以移除置于至少一个绝缘材料层的上表面上面的材料，以界定置于第一沟槽中的窄导电结构及位在第二沟槽中的宽导电结构。

附图说明

本发明可搭配附图参照以下说明来了解，其中相似的参考组件符号表示相似的组件，并且其中：

图1a至1d绘示在集成电路产品上金属化层中形成导电结构的一种说明性先前技术方法；

图2a至2d绘示本发明中所揭示用于在金属化层中形成具有不同材料组成物的导电结构的一种说明性方法；

图3a至3e绘示本发明中所揭示用于在金属化层中形成具有不同材料组成物的导电结构的另一说明性方法；

图4a至4e绘示本发明中所揭示用于在金属化层中形成具有不同材料组成物的导电结构的又另一说明性方法；

图5a至5e绘示本发明中所揭示用于在金属化层中形成具有不同材料组成物的导电结构的另一说明性方法；

图6a至6e绘示本发明中所揭示用于在金属化层中形成具有不同材料组成物的导电结构的再一说明性方法；以及

图7a至7e绘示本发明中所揭示用于在金属化层中形成具有不同材料组成物的导电结构的另一说明性方法。

尽管本发明所揭示的发明目标易受各种修改和替代形式所影响，其特定具体实施例仍已通过图式中的实施例予以表示并且在本发明中予以详述。然而，应了解的是，本发明中特定具体实施例的说明用意不在于将本发明限制于所揭示的特定形式，相反地，如随附权利要求书所界定，用意在于涵盖落于本发明的精神及范畴内的所有修改、均等例、及替代方案。

符号说明：

10集成电路产品12蚀刻终止层

14绝缘材料14a上表面

16、116较窄沟槽

16a、18a、116a、118a关键尺寸

18、118较宽沟槽20阻障层

22主体金属层22a主体金属

22x、122x部分30宽导电结构

32窄导电结构100集成电路产品

112蚀刻终止层114绝缘材料

114a上表面120第一阻障层

122第一主体金属层122y较薄部分

123蚀刻程序123a等向性蚀刻程序

124第二阻障层125晶种层

126第二主体金属层127退火程序

128宽导电结构130窄导电结构。

具体实施方式

下面说明本发明的各项说明性具体实施例。为了澄清，本说明书中并未说明实际实作态样的所有特征。当然，将会领会旳是，在开发任何此实际具体实施例时，必须做出许多实作态样特定决策才能达到开发者的特定目的，例如符合系统有关及业务有关的限制条件，这些限制条件会随实作态样不同而变。此外，将会领会的是，此一开发努力可能复杂且耗时，虽然如此，仍会是受益于本发明的所属领域技术人员的例行工作。

本发明目标现将参照附图来说明。各种结构、系统及装置在图式中只是为了阐释而绘示，为的是不要因所属领域技术人员众所周知的细节而混淆本发明。虽然如此，仍将附图包括进来以说明并阐释本发明的说明性实施例。本发明中使用的字组及词组应了解并诠释为与所属领域技术人员了解的字组及词组具有一致的意义。与所属领域技术人员了解的通常及惯用意义不同的词汇或词组(即定义)的特殊定义，用意不在于通过本发明词汇或词组的一致性用法提供暗示。就术语或词组用意在于具有特殊意义(亦即，不同于所属领域技术人员所理解的术语或词组)的方面来说，此特殊定义将在说明书中以直接并且明确提供术语或词组特殊定义的明确方式予以清楚提出。

本发明是针对在金属化层中形成具有不同材料组成物的导电结构的各种方法。如对于所属领域技术人员一经完整阅读本申请便将会轻易显而易见的是，本发明中揭示的方法可在形成电耦合至例如晶体管、记忆胞、电阻器等各种不同半导体装置的金属化层时运用，以及可在就包括但不局限于asic、逻辑产品、内存产品、系统芯片产品等各种不同集成电路产品形成金属化层时运用。请参阅附图，现将更详细说明本发明中揭示的方法的各项说明性具体实施例。下文所述的各个材料层可通过各种不同已知技巧任一者来形成，例如：化学气相沉积(cvd)程序、原子层沉积(ald)程序、热生长程序、旋转涂布技巧等。此外，如本发明及所附权利要求书中使用者，字词“相邻”要给予广义的诠释，并且应该诠释成涵盖一特征确实接触另一特征或紧密靠近那另一特征。

图2a至2d绘示本发明中所揭示用于在形成于集成电路产品100上的金属化层中形成具有不同材料组成物的导电结构的一种说明性方法。产品100可以是运用诸如集成电路产品上常有的导线或过孔等任何类型的导电结构的任何类型的集成电路产品，包括但不局限于逻辑产品、内存产品、系统芯片产品等。

图2a为集成电路产品100的说明性金属化层的简化图。本发明中所示的金属化层用意在于代表产品100上任何阶处形成的任何金属化层(例如：m1层及/或m1层上面形成的任何金属化层)，而且一般是在所谓的beol(后段制程)处理操作期间形成。于图2a中所示的制造点，产品100包含蚀刻终止层112及绝缘材料层114。蚀刻终止层112可由诸如氮化硅的材料所构成。绝缘材料层114可由各种不同材料所构成，例如：低k材料(k值等于或小于3.3)、二氧化硅等。已通过进行各种不同先前技术中任一者，例如：透过图型化蚀刻掩膜进行一或多个蚀刻程序，在绝缘材料层114中界定多个较窄沟槽116(具有关键尺寸116a)及较宽沟槽118(具有关键尺寸118a)。在一项说明性具体实施例中，在现今的产品100中，关键尺寸116a可约为10nm至20nm，而关键尺寸118a可约为30nm至150nm。在一项说明性具体实施例中，更宽沟槽118的关键尺寸118a可比更窄沟槽116的关键尺寸116a大至少三倍。

请继续参阅图2a，简易绘示的第一阻障层120跨越层件114并在沟槽116、118中初始形成。实际上，所示阻障层120可包含多个材料层，并且可具有约1nm至3nm的厚度。第一阻障层120可由各种不同材料所构成，例如：一或多层氮化钛、氮化钽、钽、钛等。此(等)就第一阻障层120选择的材料可基于就将会在形成第一阻障层120后形成的第一主体金属层122(下文有论述)选择的材料。另外，“阻障层”一词如本发明所使用并且在权利要求书中，应理解为亦包括最终导电结构(若存在)中任何所谓的黏附层。第一阻障层120可通过进行例如保形ald程序、pvd程序等各种技术来形成。之后，进行保形沉积程序以在沟槽116、118中沉积第一主体金属层122，例如：钴。第一主体金属层122可具有例如约10nm至20nm的厚度，使得其实质过量填充更小的沟槽116，但仅“内衬”更宽的沟槽118。亦即，第一主体金属层122的形成厚度使其实质在更小的沟槽116中“夹止”(pitching-off)。当然，由于第一主体金属层122的夹止，更小沟槽116里主体金属层材料122内可存在一些较小空洞(图未示)。

图2b绘示产品100在其上进行定时、等向性蚀刻程序123后的产品。蚀刻程序123完成时，第一主体金属层122的材料实质全都已从产品100移除，但更小沟槽116内第一主体金属层122的材料实质填充更小沟槽116者除外。要注意的是，第一主体金属层122的材料实质全都已从更宽沟槽118清除。

图2c绘示进行数个程序操作后的产品。首先，简易绘示的第二阻障层124初始形成于第一阻障层120上面、更小沟槽116中第一主体金属层122的材料上面、以及更大沟槽118内的第一阻障层120上。之后，在一项具体实施例中，于第二阻障层124上形成晶种层125(以虚线绘示)。接着，在产品100上形成例如铜的第二主体金属层126，以便过量填充更宽沟槽118。第二主体金属层126由与第一主体金属层122不同的材料所制成。然而，在一些应用中，可不需要晶种层125。举例而言，在一些应用中，形成第二阻障层124之后，第二主体金属层126可通过进行无电式镀覆程序、或通过例如cvd或pvd程序的沉积程序来形成。在一项说明性具体实施例中，第二主体金属层126可以是主体铜层，并且晶种层125可以是铜晶种层。在另一特定具体实施例中，第二主体金属层126可以是主体铜层，而第一主体金属层122可由例如钴所制成。实际上，所示第二阻障层124可包含一或多个材料层，并且可具有约1nm至3nm的厚度。第二阻障层124可由各种不同材料所构成，例如：一或多层氮化钛、氮化钽、钽、钛等。此(等)就第二阻障层124选择的材料可基于就第二主体金属层126选择的材料。第二阻障层124可通过进行例如保形ald程序、pvd程序等各种技术来形成。在一些应用中，第一阻障层120的(诸)材料与第二阻障层124的(诸)材料可以不同，但并非所有应用都需要此种情况。

图2d图绘示产品100在进行一或多个化学机械研磨(cmp)操作将置于绝缘材料层114的上表面114a上面各种材料的过剩用量移除后的情况。这些操作导致更宽沟槽118中形成宽导电结构128、及各较窄沟槽116中形成窄导电结构130。如图所示，在这项实施例中，宽导电结构128由第一阻障层120、第二阻障层124及第二主体金属层126所构成，其中第二主体金属层126构成宽导电结构128导电部分的主体，亦即导电结构128中阻障层120、124除外的主要金属材料。相比之下，窄导电结构130由第一阻障层120及第一主体金属层122所构成，其中，第一主体金属层122构成窄导电结构130导电部分的主体，亦即窄导电结构130中阻障层120除外的主要金属材料。

图3a至3e绘示本发明中所揭示用于在集成电路产品100上金属化层中形成具有不同材料组成物的导电结构的另一说明性方法。图3a绘示产品100在与图2a中所示相对应的制作点时的情况。

图3b绘示产品100在其上以约300℃至400℃的温度进行退火程序127后的状况。退火程序127造成第一主体金属层122的材料回焊并且再结晶。如图所示，通过进行此退火程序127，更大沟槽118的侧壁的实质部分已有效清除第一主体金属层122(原位留下阻障层120)，而第一主体金属层122的一部分122x则仍然置于更宽沟槽118的底端。在一项说明性具体实施例中，部分122x可具有等级约10nm至30nm的厚度。

图3c绘示产品100在其上进行上述定时、等向性蚀刻程序123后的产品。蚀刻程序123完成时，第一主体金属层122的材料实质全都已从产品100移除，但更小沟槽116内第一主体金属层122的材料实质填充更小沟槽116者除外。要注意的是，第一主体金属层122的材料已从更宽沟槽118清除。

图3d绘示产品100在其上形成上述第二阻障层124、晶种层125及第二主体金属层126后的情况。

图3e绘示产品100在进行一或多个化学机械研磨(cmp)操作将置于绝缘材料层114的上表面114a上面各种材料的过剩用量移除后的情况。这些操作导致更宽沟槽118中形成宽导电结构128、及各较窄沟槽116中形成窄导电结构130。如图所示，宽导电结构128由第一阻障层120、第二阻障层124及第二主体金属层126所构成，其中，第二主体金属层126构成宽导电结构128的主体，亦即宽导电结构128中阻障层120、124除外的主要金属材料。相比之下，窄导电结构130由第一阻障层120及第一主体金属层122所构成，其中，第一主体金属层122构成窄导电结构130导电部分的主体，亦即导电结构130中阻障层120除外的主要金属材料。

图4a至4e绘示本发明中所揭示用于在集成电路产品100上金属化层中形成具有不同材料组成物的导电结构的又另一说明性方法。图4a绘示产品100在与图2a中所示相对应的制作点时的情况。

图4b绘示产品100在其上进行上述退火程序127后的情况。如图所示，通过进行此退火程序127，更大沟槽118的侧壁的实质部分已有效清除第一主体金属层122，而第一主体金属层122的一部分122x则仍然置于更宽沟槽118的底端。

图4c绘示产品100在其上进行上述定时、等向性蚀刻程序123后的产品。然而，在这项具体实施例中，蚀刻程序126进行一持续时间，使得蚀刻程序123完成时，第一主体金属层122的材料的较薄部分122y仍然置于更大沟槽118的底端。如前述，在蚀刻程序123完成时，第一主体金属层122的材料实质填充更小沟槽116。在一项说明性具体实施例中，部分122y可具有等级约3nm至10nm的厚度。

图4d绘示产品100在其上形成上述第二阻障层124、晶种层125及第二主体金属层126后的情况。

图4e绘示产品100在进行一或多个化学机械研磨(cmp)操作将置于绝缘材料层114的上表面114a上面各种材料的过剩用量移除后的情况。这些操作导致更宽沟槽118中形成宽导电结构128、及各较窄沟槽116中形成窄导电结构130。如图所示，在这项具体实施例中，宽导电结构128由第一阻障层120、第二阻障层124、第一主体金属层122的部分122y、以及第二主体金属层126所构成。即使是在第一主体金属层122的部分122y宽导电结构128的部分的具体实施例中，宽导电结构128的第二主体金属层126仍然构成整体宽导电结构128的主体导电部分，亦即第二主体材料层126的材料为导电结构128中阻障层120、124、及第一主体金属层122的部分122y除外的主要金属材料。举例而言，取决于第一主体金属层122的部分122y的厚度，可将导电结构128的第二主体金属层126的部分合计为约导电材料总体积的60％至90％，其共同界定宽导电结构128。如前述，在这项具体实施例中，窄导电结构130由第一阻障层120及第一主体金属层122所构成，其中第一主体金属层122构成窄导电结构130导电部分的主体，亦即窄导电结构130中阻障层120除外的主要金属材料。

图5a至5e绘示本发明中所揭示用于在集成电路产品100上金属化层中形成具有不同材料组成物的导电结构的另一说明性方法。图5a绘示产品100在与图2a中所示相对应的制作点时的情况。

图5b绘示产品100在其上进行上述退火程序127后的情况。如图所示，通过进行此退火程序127，更大沟槽118的侧壁的实质部分已有效清除第一主体金属层122，而第一主体金属层122的一部分122x则仍然置于更宽沟槽118的底端。

图5c绘示产品100在其上进行上述定时、等向性蚀刻程序123后的情况。然而，在这项具体实施例中，蚀刻程序123进行一持续时间，使得蚀刻程序123完成时，第一主体金属层122自更宽沟槽118移除，而更窄沟槽116中第一主体金属层122有部分凹陷，使得沟槽116中第一主体金属层122的已凹陷上表面122a安置在绝缘材料层114的上表面114a下面约5nm至20nm的阶。亦即，在这项具体实施例中，完成蚀刻程序123之后，第二主体金属层122的材料并未实质填充沟槽116。

图5d绘示产品100在其上形成上述第二阻障层124、晶种层125及第二主体金属层126后的情况。要注意的是，层件124、125及126有部分伸入第二主体金属层122的已凹陷材料上面沟槽116的上部分。

图5e绘示产品100在进行一或多个化学机械研磨(cmp)操作将置于绝缘材料层114的上表面114a上面各种材料的过剩用量移除后的情况。这些操作导致更宽沟槽118中形成宽导电结构128、及各较窄沟槽116中形成窄导电结构130。如图所示，在这项具体实施例中，宽导电结构128由第一阻障层120、第二阻障层124及第二主体金属层126所构成，其中，第二主体金属层126的材料构成宽导电结构128的主体导电部分，亦即宽导电结构128中阻障层120、124除外的主要金属材料。然而，在这项具体实施例中，窄宽导电结构130由第一阻障层120、一部分第一主体金属层122、第二阻障层124、以及一部分第二主体金属层126所构成。然而，即使在这项具体实施例中，第一主体金属层122的该部分仍然构成窄导电结构130的导电部分的主体，亦即导电结构130中阻障层120、阻障层124及第二主体金属层126的部分除外的主要金属材料。在一项说明性具体实施例中，图5e所示窄导电结构130的第一主体金属层122的材料可构成导电材料总体积的60％至90％，其共同界定窄导电结构130。

图6a至6e绘示本发明中所揭示用于在集成电路产品100上金属化层中形成具有不同材料组成物的导电结构的再一说明性方法。图6a绘示产品100在与图2a中所示相对应的制作点时的情况。

图6b绘示产品100在其上进行上述退火程序127后的情况。如图所示，通过进行此退火程序127，更大沟槽118的侧壁的实质部分已有效清除第一主体金属层122，而第一主体金属层122的一部分122x则仍然置于更宽沟槽118的底端。

图6c绘示产品100上进行至少一个等向性蚀刻123a将第一主体金属层122的部分、及第一阻障层120的部分移除后的产品。至少一个蚀刻程序123a期间需要变更蚀刻化学作用以完成这些材料的移除。至少一个蚀刻程序123a完成时，第一主体金属层12及第一阻障层120实质全都已从产品100移除，但更小沟槽116内者除外。要注意的是，已从更宽沟槽118及从绝缘材料层的上表面114a上面，清除第一主体金属层122的材料及第一阻障层120的材料。

图6d绘示产品100在其上形成上述第二阻障层124、晶种层125及第二主体金属层126后的情况。

图6e绘示产品100在进行一或多个化学机械研磨(cmp)操作将置于绝缘材料层114的上表面114a上面各种材料的过剩用量移除后的情况。这些操作导致更宽沟槽118中形成宽导电结构128、及各较窄沟槽116中形成窄导电结构130。如图所示，在这项具体实施例中，宽导电结构128由第二阻障层124、及第二主体金属层126的一部分所构成，其中第二主体金属层126的该部分构成宽导电结构128的主体导电部分，亦即宽导电结构128中阻障层124除外的主要金属材料。如前述，在这项具体实施例中，更窄导电结构130由第一阻障层120及第一主体金属层122所构成，其中，第一主体金属层122构成整体窄导电结构130的导电部分的主体，亦即窄导电结构130中阻障层120除外的主要金属材料。

图7a至7e绘示本发明中所揭示用于在集成电路产品100上金属化层中形成具有不同材料组成物的导电结构的另一说明性方法。图7a绘示产品100在与图2a中所示相对应的制作点时的情况。

图7b绘示产品100在其上进行上述退火程序127后的情况。如图所示，通过进行此退火程序127，更大沟槽118的侧壁的实质部分已有效清除第一主体金属层122，而第一主体金属层122的一部分122x则仍然置于更宽沟槽118的底端。

图7c图绘示产品100在其上进行上述定时、等向性蚀刻程序123a后的情况。如上所述，在这项具体实施例中，蚀刻程序123a进行一持续时间，使得蚀刻程序123a完成时，阻障层120及第一主体金属层122自更宽沟槽118移除，而更窄沟槽116中第一主体金属层122有部分凹陷，使得第一主体金属层122留在沟槽116中的部分的已凹陷上表面122a安置在绝缘材料层114的上表面114a下面的阶。

图7d绘示产品100在其上形成上述第二阻障层124、晶种层125及第二主体金属层126后的情况。要注意的是，层件124、125及126有部分伸入第二主体金属层122的已凹陷材料上面沟槽116的上部分。

图7e绘示产品100在进行一或多个化学机械研磨(cmp)操作将置于绝缘材料层114的上表面114a上面各种材料的过剩用量移除后的情况。这些操作导致更宽沟槽118中形成宽导电结构128、及各较窄沟槽116中形成窄导电结构130。如图所示，在这项具体实施例中，宽导电结构128由第二阻障层124、及第二主体金属层126的一部分所构成，其中第二主体金属层126的此部分构成宽导电结构128的主体导电部分，亦即宽导电结构128中第二阻障层124除外的主要金属材料。然而，在这项具体实施例中，窄宽导电结构130由第一阻障层120、第一主体金属层122的一部分、第二阻障层124、以及第二主体金属层126所构成。然而，即使在这项具体实施例中，第一主体金属层122的此部分仍然构成窄导电结构130导电部分的主体，亦即导电结构130中阻障层120、阻障层124及第二主体金属层126的部分除外的主要金属材料。在一项说明性具体实施例中，图7e所示窄导电结构130的第一主体金属层122的材料可构成导电材料总体积的60％至90％，其共同界定窄导电结构130。

如所属领域技术人员在完整阅读本申请之后将会领会的是，本发明中所揭示的各种方法提供技术，藉此可在形成较窄导电结构130时使用例如第一主体金属层122的第一主体金属材料，而较宽导电结构128则可使用例如第二主体金属层126的第二主体金属材料来形成，其中，第一与第二主体金属层122、126的材料彼此不同。在一项特定具体实施例中，较窄导电结构130的主体部分可由诸如钴的非铜材料所构成，而较宽导电结构128的主体部分则可由铜所构成。

以上所揭示的特殊具体实施例仅属描述性，正如本发明可用所属领域的技术人员所明显知道的不同但均等方式予以修改并且实践而具有本发明的指导效益。举例而言，以上所提出的程序步骤可按照不同顺序来进行。再者，除了如上面权利要求书中所述除外，未意图限制于本发明所示构造或设计的细节。因此，证实可改变或修改以上揭示的特定具体实施例，而且所有此类变例全都视为在本发明的范畴及精神内。要注意的是，本说明书中及所附权利要求书中诸如“第一”、“第二”、“第三”或“第四”等用以说明各种程序或结构的用语只是当作此类步骤/结构的节略参考在使用，不必然隐喻此类步骤/结构有依排定顺序来进行/形成。当然，取决于精准的要求语言，可能或可能不需要此类程序的排定顺序。因此，本发明寻求的保护是如以上权利要求书中所提。