虚拟金属结构及形成虚拟金属结构的方法
【技术领域】
[0001]本发明披露关于介于半导体晶圆中的晶粒之间的间隔。本发明披露尤其适用于隔开半导体晶圆中的晶粒，尤其是用于使用超低介电常数(ULK)技术的半导体处理。
【背景技术】
[0002]制造半导体装置包括在单一半导体晶圆上形成多个装置或晶粒。半导体晶圆的晶粒切割、分切、或单独化(singulat1n)会将多个晶粒分成半导体晶圆的离散部分，晶圆的各部分皆含有该多个晶粒的其中一个。
[0003]介于半导体晶圆上的多个晶粒之间有空间以供例如通过锯件切割半导体晶圆而不会损坏晶粒。该间隔亦称为切割道(scribe line)。为了最大化形成装置时使用的半导体晶圆的面积，被形成的切割道的宽度愈小愈好。然而，切割道的尺寸及结构会造成半导体晶圆在分切程序期间剥离及/或破裂，对于脆性ULK技术而言尤其如此。已知透过垂直互连进接口(VIA)垂直连接且位于切割道中的离散虚拟结构可将分切程序期间的损坏最小化。然而，各层中的此种侧向离散虚拟结构亦可为破裂传递路径(crack propagat1n path)。
[0004]因此，需要一种能够在隔开晶粒期间，于半导体晶圆内的晶粒之间形成不会遭受剥离、破裂、及/或其它问题的切割道的方法、以及其产生的装置。
【发明内容】
[0005]本发明披露的一实施方案为用于在半导体晶圆上的晶粒之间形成虚拟金属结构的方法。
[0006]本发明披露的另一实施方案为半导体晶圆上晶粒之间的虚拟金属结构。
[0007]本说明书将在下文提出本领域技术人员一经审阅便将明显部分了解或可经由实践本发明披露学习的本发明披露的附加实施方案及其它特征。可如权利要求中特别指出者实现并获得本发明披露的优点。
[0008]根据本发明披露，某些技术功效可通过一种方法而部分达成:在半导体晶圆的基材之上及多个晶粒区之间形成第一金属互连层，该第一金属互连层包括第一多个虚拟VIA及第一多条虚拟金属线，该第一多条虚拟金属线侧向连接该第一多个虚拟VIA ;在该第一金属互连层之上及该多个晶粒区之间形成第二金属互连层，该第二金属互连层包括第二多个虚拟VIA及第二多条虚拟金属线，该第二多个虚拟VIA垂直连接该第一多条虚拟金属线与该第二多条虚拟金属线，并且该第二多条虚拟金属线侧向连接该第二多个虚拟VIA ;以及在形成该半导体晶圆的剩余金属互连层时，以交替顺序形成该第一金属互连层及该第二金属互连层的一或多个。
[0009]本发明披露的一实施方案包括于该多个晶粒区之间的实质全部的区域各处形成该第一多条虚拟金属线，以及于该多个晶粒区之间的实质全部的该区域各处形成该第二多条虚拟金属线。一进一步实施方案包括该第一多条虚拟金属线及该第二多条虚拟金属线的各个皆包括依第一方向延展的第一组该虚拟金属线及依第二方向延展的第二组该虚拟金属线。一附加实施方案包括该第二方向垂直于该第一方向。又另一实施方案包括该第一多条虚拟金属线及该第二多条虚拟金属线的各个内的该第一组及该第二组皆于交会处连接以形成接面区。一进一步实施方案包括该接面区的宽度及长度大于该第一多条虚拟金属线及该第二多条虚拟金属线的宽度。实施方案更包括在该基材内及/或该基材的顶端表面上形成基础金属互连垫；以及形成连接至该基础金属互连垫的该第一多个虚拟VIA。又另一实施方案包括形成通过间隙与该多个晶粒区隔开的该第一金属互连层及该第二金属互连层。一附加实施方案包括通过该第一多条虚拟金属线形成的图型是与通过该第二多条虚拟金属线形成的图型不同。
[0010]本发明披露的另一实施方案为装置，其包括:基材；位于该基材之上及多个晶粒区之间的第一金属互连层，该第一金属互连层包括第一多个虚拟VIA及第一多条虚拟金属线，该第一多条虚拟金属线侧向连接该第一多个虚拟VIA ;位于该第一金属互连层之上及该多个晶粒区之间的第二金属互连层，该第二金属互连层包括第二多个虚拟VIA及第二多条虚拟金属线，该第二多个虚拟VIA垂直连接该第一多条虚拟金属线与该第二多条虚拟金属线，并且该第二多条虚拟金属线侧向连接该第二多个虚拟VIA ;以及对应于该第一金属互连层及该第二金属互连层的一或多个附加金属互连层是以交替顺序构成该装置的剩余金属互连层。
[0011]实施方案包括该第一多条虚拟金属线延展于该多个晶粒区之间的实质全部的区域各处，并且该第二多条虚拟金属线延展于该多个晶粒区之间的实质全部的该区域各处。一进一步实施方案包括该第一多条虚拟金属线及该第二多条虚拟金属线的各个皆包括依第一方向延展的第一组该虚拟金属线及依第二方向延展的第二组该虚拟金属线。另一附加实施方案包括该第二方向垂直于该第一方向。又一附加实施方案包括该第一多条虚拟金属线及该第二多条虚拟金属线的各个内的该第一组及该第二组皆于交会处连接以形成接面区。一进一步实施方案包括该接面区的宽度及长度大于该第一多条虚拟金属线及该第二多条虚拟金属线的宽度。再附加实施方案包括位于该基材内及/或该基材的顶端表面上的基础金属互连垫，该第一多个虚拟VIA连接至该基础金属互连垫。一进一步实施方案包括介于该虚拟金属结构与该多个晶粒区之间的间隙。另一实施方案包括通过该第一多条虚拟金属线形成的图型是与通过该第二多条虚拟金属线形成的图型不同。
[0012]可通过一种方法部分达成附加技术功效，该方法包括形成从半导体晶圆的基材延展至介于多个晶粒区之间的该半导体晶圆的顶端金属互连层的金属互连层，所述金属互连层的各个皆包括多个虚拟VIA及多条虚拟金属线，该多条虚拟金属线侧向连接各金属互连层内的该多个虚拟VIA，并且第一金属互连层内的多个虚拟VIA垂直连接该第一金属互连层内的多条虚拟金属线至第二金属互连层内的多条虚拟金属线，该第二金属互连层低于该第一金属互连层。
[0013]进一步技术实施方案包括:在该基材内形成基础金属互连垫；以及直接在连接至该基础金属互连垫的该基材之上形成金属互连层的该多个虚拟VIA，各金属互连层的该多条虚拟金属线皆延展于该多个晶粒区之间的实质全部的区域，并且各金属互连层的该多条虚拟金属线皆包括依第一方向延展的第一组该虚拟金属线及依第二方向延展的第二组该虚拟金属线。
[0014]本领域技术人员经由以下详细描述将明显了解本发明披露的附加实施方案及技术功效，其中本发明披露的具体实施例是举经深思用以进行本发明披露的最佳模式的说明来描述。如将实现者，本发明披露能有其它且不同的具体实施例，并且其数项细节能以各种明显方式作修改，全都不会脱离本发明披露。附图及描述的本质从而要视为说明性而非具有限制性。
【附图说明】
[0015]本发明披露在附图中举实施例来说明，且非作为限制，其中相同的参考元件符号指类似的元件，并且其中:
[0016]图1至7根据例示性具体实施例，概要说明用于在半导体晶圆中的晶粒之间形成虚拟金属结构的方法；
[0017]图8根据例示性具体实施例，说明半导体晶圆的平面图；
[0018]图9A至9D根据例示性具体实施例，说明虚拟金属结构的图型；以及
[0019]图10根据例示性具体实施例，说明虚拟金属结构的切割道的尺寸。
[0020]附图标记说明:
[0021]101基材
[0022]103基础金属互连垫
[0023]201a金属互连层
[0024]201b金属互连层
[0025]201c金属互连层
[0026]201η金属互连层
[0027]203a虚拟 VIA
[0028]203b虚拟 VIA
[0029]203c虚拟 VIA
[0030]203η虚拟 VIA
[0031]205a虚拟金属线
[0032]205b虚拟金属线
[0033]205c虚拟金属线
[0034]205η虚拟金属线
[0035]207a介电质
[0036]207b介电质
[0037]207c介电质
[0038]207η介电质
[0039]301顶层
[0040]303虚拟 VIA
[0041]305虚拟金属线
[0042]307介电质
[0043]801半导体晶圆
[0044]803虚拟金属结构
[0045]805部分
[0046]805a金属互连部分
[0047]805b金属互连部分
[0048]805c金属互连部分
[0049]805d金属互连部分
[0050]807晶粒
[0051]809切割道
[0052]811间隙
[0053]813切割道监测区
[0054]901a水平虚拟金属线
[0055]901b垂直虚拟金属线
[0056]903a水平虚拟金属线