专利名称：半导体器件中的金属线路及其形成方法
技术领域：
本发明涉及半导体器件，特别涉及一种高压半导体器件中的金属线路(metal line)及其形成方法。
背景技术：
随着半导体器件的集成密度变得更高、半导体器件变得更小，应用多层线路结构 来制造半导体器件。随着多层线路结构的应用，形成通孔和金属线路成为制造半导体器件 中的重要因素。 图1示出了现有技术高压半导体器件中的金属线路层的截面。如图1所示，金属 线路层设有在半导体衬底110上形成的下金属线路115。暴露一部分下金属线路115的层 间绝缘膜120、在如此暴露的下金属线路115上形成的阻挡层125、以及在阻挡层125上形 成的上金属线路130。 在引线接合(未示出)到上金属线路130上时，在金属线路层下方的半导体衬底 110的有源区域形成的器件处可能发生物理损坏。通常，用作下金属线路的AlCu的厚度薄 至4000A，在引线接合时产生的冲击直接传导到半导体衬底110的有源区域形成的器件， 从而发生损坏。
发明内容
因此，本发明致力于半导体器件中的金属线路及其形成方法。 本发明的一目的是提供一种半导体器件中的金属线路及其形成方法，其能在制作 BOAC(有源电路上的接合，Bonding On Active Circuit)时，防止高压器件受到物理损坏， 最小化金属线路电阻(metal line resistance)，并改善封装(package)和金属线路的可靠 性。 本发明的其它优点、目的和特征将在以下的描述中部分提出，且本领域普通技术 人员在研究了以下的叙述后，这些优点、目的和特征将变得显而易见，或可从本发明的实施 中得到。由书面说明书、权利要求书和附图特别指出的结构可以实现并得到本发明的目的 和其他优点。 为了达到这些目的和其他优点，并根据本发明的目标，如在此实施和广泛描述 的，提供一种在半导体器件中形成金属线路的方法，包括以下步骤在半导体衬底上形 成缓冲下金属线路，用于吸收外部冲击；形成覆盖所述缓冲下金属线路的前金属电介质 (pre-metal-dielectric)，所述前金属电介质中形成有通孔以暴露所述缓冲下金属线路的 一部分；在其中形成有通孔的所述前金属电介质的表面上形成籽晶层；形成聚酰亚胺，所述聚酰亚胺暴露所述通孔和所述通孔附近的所述前金属电介质上形成的籽晶层；使用如此 暴露的籽晶层来生长上金属线路；对上面形成有所述上金属线路的所述半导体衬底进行热 处理；通过干蚀刻去除所述聚酰亚胺；以及将接合部接合到所述上金属线路上。
根据本发明的另一方案，半导体装置中的金属线路包括在半导体衬底上形成的 用于吸收外部冲击的缓冲下金属线路；覆盖所述缓冲下金属线路的前金属电介质，所述前 金属电介质中形成有通孔以暴露所述缓冲下金属线路的一部分；在所述通孔中和所述通孔 附近的所述前金属电介质的表面上形成的籽晶层；以及接合到所述上金属线路上的接合 部。所述缓冲下金属线路的厚度为lym 2ym。 上金属线路包括在铜籽晶层上形成的厚度为10 m 20 m的铜层，以及在铜层 上形成的金属层，所述金属层上堆叠有Ni、Pd和Au中的至少一种。金属线路还包括金属阻 挡层，该金属阻挡层上堆叠有Ta、 TaN、 TiW和TiN中的至少一种，用于防止金属在前金属电 介质与籽晶层之间扩散。 需要理解的是，本发明的前述一般性描述和如下详细描述是示例性和解释性的， 旨在对要求保护的本发明提供进一步的解释。
本发明包含的附图提供对本发明的进一步理解。附图被并入本申请，组成本申请
的一部分，图示了本发明的实施例，并与说明书一起用于解释本发明的原理。在附图中 图1示出了现有技术高压半导体器件中的金属线路层的截面。 图2A_图2L示出了根据本发明的优选实施例制造半导体器件中的金属线路的方
法的步骤的各个截面。
具体实施例方式
现在将详细参照本发明的具体实施例，其实例在附图中示出。只要可能，在所有附 图中将使用相同的附图标记来表示相同或相似的部件。 图2A_图2L示出了根据本发明的优选实施例制造半导体器件中的金属线路的方 法的步骤的各个截面。 参见图2A，在半导体衬底210上形成缓冲下金属线路215，用于吸收外部冲击。半 导体衬底210可划分为器件隔离区域和有源区域，其中下金属线路215形成在有源区域。缓 冲下金属线路215可由铝、铜或铝和铜的合金制成。 与通常形成的大约4000 A的厚度不同，图2A示出的缓冲下金属线路215可形成 liim 2iim的厚度以吸收外部冲击。 虽然图2A未示出，但可在缓冲下金属线路215的下方形成与厚度为5000 A 6000 A的缓冲下金属线路215连接的第一金属线路(未示出)。 参见图2B，在上面形成有缓冲下金属线路215的半导体衬底210上形成绝缘膜 220，以覆盖缓冲下金属线路215。绝缘膜220可以是氧化膜。 由于缓冲下金属线路215形成得较厚，因而为了图案化在线路之间提供适当空间 的缓冲下金属线路215，在形成绝缘膜220之后可以省略平化(flattening)，例如CMP(化 学机械抛光)。
参见图2C，在绝缘膜220的表面上形成氮化膜225。此后，氮化膜225和绝缘膜 220被称为前金属电介质。 参见图2D，氮化层225和绝缘层220经受选择性蚀刻以形成至少一个通孔230和
/或235，所述通孔230和/或235暴露了缓冲下金属线路215的一部分。 例如，氮化层225经受光刻以形成光致抗蚀剂图案(未示出)，且通过使用光致抗
蚀剂图案作为蚀刻掩模连续蚀刻氮化膜225和绝缘膜220，从而形成至少一个通孔230和/
或235，所述通孔230和/或235暴露了缓冲下金属线路215的一部分。 参见图2E，在其中形成有至少一个通孔230和/或235的前金属电介质220/225上
形成籽晶层240。该籽晶层240也形成在通孔230和/或235之中。例如，可通过铜CVD (化
学气相沉积)形成铜籽晶层240。可沉积一金属阻挡层以防止金属扩散，其中Ta、TaN、TiW
和TiN中的至少一种堆叠在该金属阻挡层上。下面，如图2F所示，在上面形成有籽晶层240
的半导体衬底210上涂布聚酰亚胺245以填充通孔230和/或235。此时形成的聚酰亚胺
的厚度可大于lOym。 参考图2G，聚酰亚胺245被选择性地蚀刻，以暴露籽晶层225相对于缓冲下金属线 路215的一部分。以这种方式被蚀刻的聚酰亚胺245-1可暴露通孔230和/或235以及所 述通孔230和/或235附近的籽晶层240。 例如，聚酰亚胺245经受光刻以形成光致抗蚀剂图案(未示出)。光致抗蚀剂图 案暴露了通孔230和/或235以及所述通孔230和/或235附近的籽晶层240的聚酰亚胺 245。然后，使用光致抗蚀剂图案作为蚀刻掩模来蚀刻聚酰亚胺245，直到暴露籽晶层240。
参见图2H，在被如此蚀刻的聚酰亚胺245-1中如此暴露的籽晶层240上形成上金 属线路250。例如，可通过铜电镀在铜籽晶层240的上面形成铜层250。该铜层250可以形 成为厚度大于10ym。 然后，在形成于如此被蚀刻的聚酰亚胺245-1中的铜层250上形成界面 (interface)金属层262。界面层262可以是Ni、 Pd和Au中的至少之一的堆叠(stack)。 例如，可在铜层250上形成Ni层255，且可在Ni层255上形成Pd和Au的任何一层260。
参见图21，在300 40(TC下用N2气体进行烧结(sintering)。因为聚酰亚胺的 热特性优于光致抗蚀剂，因而可以在300 40(TC下容易地进行烧结。也就是说，在300 40(TC下进行烧结能改善聚酰亚胺245-2的物理稳定性和热稳定性。 参见图2J，在通过烧结而改善物理稳定性和热稳定性的聚酰亚胺245-2上形成带 层(taping layer) 265，用于背面研磨(back grinding)。然后，执行背面研磨，以研磨粘有 带层265的半导体衬底210的背面。在背面研磨之后，去除带层265。
由于烧结改善了聚酰亚胺245-2的物理稳定性，因而不用额外涂布光致抗蚀剂， 带层265可直接形成在聚酰亚胺245-2上。 参见图2K，聚酰亚胺245-2和籽晶层240的一部分通过干蚀刻和湿蚀刻被去除。 例如，聚酰亚胺245-2被利用02等离子体的干蚀刻去除，且在去除了聚酰亚胺245-2之后 暴露的籽晶层240被利用盐酸HC1或硫酸的湿蚀刻去除。 通过利用干蚀刻去除聚酰亚胺和通过利用湿蚀刻去除如此暴露的籽晶层，而不是 使用湿蚀刻去除聚酰亚胺245-2和籽晶层240，可以减少由湿蚀刻引起的上金属线路250-1 的侧壁的损失。
参见图2L，将接合部270接合在具有堆叠的镍层255和一个Pd和Au层260的界 面金属层之上。在此实例中，由接合部270的接合引起的物理冲击可传导到铜层250和缓 冲下金属线路215。 参见图2A，在根据本发明的优选实施例用于形成高压半导体器件中的金属线路的
方法中，下金属线路215和上金属线路是双重厚度的金属线路。例如，缓冲下金属线路215
的厚度可为1 y m 2 ii m，上金属线路250的厚度可为10 y m 20 y m。 最后，因为由接合部270的接合引起的物理冲击被缓冲下金属线路215吸收并衰
减，故可以保护缓冲下金属线路215下方的半导体衬底处的电路。也就是说，在接合时产生
并传导到在缓冲下金属线路215下方的半导体衬底210处形成的电路的物理冲击可被减
少。此外，较厚的缓冲下金属线路215减少了导通电阻(turning on resistance)。 如以上所述，本发明半导体器件中的金属线路及其形成方法有如下优点。 在制造高压半导体器件中形成双重厚度金属线路(其中下金属线路和上金属线
路均形成得较厚)可以减少引线接合时传导到在半导体衬底处形成的电路上的物理应力
以及导通电阻。 对本领域的技术人员来说，在不脱离本发明的构思和范围的情况下，对本发明做 出各种更改与变化是显而易见的。这样，只要落在所附的权利要求书及其等效范围内，本发 明就覆盖了对其进行的各种更改与变化。
权利要求
一种形成半导体器件中的金属线路的方法，包括以下步骤在半导体衬底上形成缓冲下金属线路，用于吸收外部冲击；形成覆盖所述缓冲下金属线路的前金属电介质，所述前金属电介质中形成有通孔以暴露所述缓冲下金属线路的一部分；在其中形成有所述通孔的所述前金属电介质的表面上形成籽晶层；形成聚酰亚胺，所述聚酰亚胺暴露所述通孔和所述通孔附近的所述前金属电介质上形成的籽晶层；使用如此暴露的籽晶层来生长上金属线路；对上面形成有所述上金属线路的半导体衬底进行热处理；通过干蚀刻去除所述聚酰亚胺；以及将一接合部接合到所述上金属线路上。
2. 如权利要求1所述的方法，其中形成缓冲下金属线路的步骤包括形成厚度为1 P m 2 P m的缓冲下金属线路的步骤。
3. 如权利要求1所述的方法，其中对上面形成有所述上金属线路的半导体衬底进行热 处理的步骤包括利用氮气在300°C 40(TC下对上面形成有所述上金属线路的半导体衬底 进行热处理的步骤。
4. 如权利要求1所述的方法，其中形成前金属电介质的步骤包括以下步骤 在上面形成有所述下金属线路的半导体衬底上形成氧化膜和氮化膜以接连覆盖所述下金属线路；对所述氮化膜进行光刻以形成光致抗蚀剂图案；以及使用所述光致抗蚀剂图案作为蚀刻掩模接连蚀刻所述氮化膜和所述氧化膜，从而形成 暴露所述下金属线路的一部分的通孔。
5. 如权利要求1所述的方法，其中形成籽晶层的步骤包括形成铜籽晶层的步骤。
6. 如权利要求6所述的方法，其中使用如此暴露的籽晶层来生长上金属线路的步骤包 括如下步骤通过铜电镀在所述铜籽晶层上形成厚度为10i!m 20iim的铜层；以及 在所述铜层上形成金属层，所述金属层上堆叠有Ni 、 Pd和Au中的至少之一 。
7. 如权利要求1所述的方法，还包括通过干蚀刻去除所述聚酰亚胺和通过湿蚀刻去除 如此暴露的籽晶层的步骤。
8. —种半导体器件中的金属线路，包括在半导体衬底上形成的用于吸收外部冲击的缓冲下金属线路；覆盖所述缓冲下金属线路的前金属电介质，所述前金属电介质中形成有通孔以暴露所 述缓冲下金属线路的一部分；在所述通孔中和所述通孔附近的所述前金属电介质的表面上形成的籽晶层；以及 接合到所述上金属线路上的接合部。
9. 如权利要求8所述的金属线路，其中所述缓冲下金属线路的厚度为1 y m 2 ii m。
10. 如权利要求8所述的金属线路，其中所述上金属线路包括 在铜籽晶层上形成的厚度为10 ii m 20 ii m的铜层；以及 在所述铜层上形成的金属层，所述金属层上堆叠有Ni 、 Pd和Au中的至少之一 。
全文摘要
本发明提供一种半导体器件中的金属线路及其形成方法。所述方法包括以下步骤在半导体衬底上形成缓冲下金属线路，用于吸收外部冲击；形成覆盖缓冲下金属线路的前金属电介质，所述前金属电介质中形成有通孔以暴露所述缓冲下金属线路的一部分；在其中形成有所述通孔的前金属电介质的表面上形成籽晶层；形成聚酰亚胺，聚酰亚胺暴露所述通孔和所述通孔附近的前金属电介质上形成的籽晶层；使用如此暴露的籽晶层来生长上金属线路；对上面形成有所述上金属线路的半导体衬底进行热处理；通过干蚀刻去除聚酰亚胺；将一接合部接合到所述上金属线路上。
文档编号H01L21/768GK101740489SQ20091022201
公开日2010年6月16日 申请日期2009年11月13日 优先权日2008年11月13日
发明者金珉硕 申请人:东部高科股份有限公司