0088]可按照对应金属布线层的最小间距、或可按照大于最小间距的间距形成多条虚拟金属线205c。再者，可在半导体晶圆的晶粒之间的实质全部的区域各处形成虚拟金属线205c。举例来说，可在禁区除外的半导体晶圆内多个晶粒之间的每一处形成多条虚拟金属线 205c。
[0089]金属互连层201c内的多个虚拟VIA 203c垂直连接多条虚拟金属线205c至金属互连层201b。再者，多条虚拟金属线205c侧向连接金属互连层201c内的多个虚拟VIA203c并且互相侧向连接(例如:交会)。因此，具有多个虚拟VIA 203c及多条虚拟金属线205c的金属互连层201c形成一层虚拟金属结构，该层虚拟金属结构在半导体晶圆内的晶粒之间形成切割道。
[0090]可穿过介电质207c并在其中形成多个虚拟VIA 203c及多条虚拟金属线205c。介电质207c可为相同介电质(亦即，ILD)，其中半导体晶圆内形成对应晶粒层(例如:金属互连层201c之M3层)。
[0091]只要金属互连层内的虚拟VIA垂直连接金属互连层至更低金属互连层的虚拟金属线，并且只要金属互连层的虚拟金属线侧向连接金属互连层内的虚拟VIA，则通过多个虚拟VIA所形成的图型便可与各金属互连层201a、201b、以及201c相同或不同。再者，虽然是将虚拟VIA203a、203b、以及203c全都说明为连接至虚拟金属线，或是反之亦然，但并非每一条虚拟金属线且并非各金属互连层中的每一个虚拟VIA都必须分别连接至虚拟VIA或虚拟金属线才不会脱离本发明披露的精神及范畴。金属互连层内1%的虚拟VIA可垂直连接金属互连层内的虚拟金属线至更低金属互连层的虚拟VIA。金属互连层内I %的虚拟金属线可侧向连接金属互连层内的虚拟VIA。此类百分比可取决于半导体晶圆的特性(诸如半导体晶圆是否包括ULK技术)而增加或减少。
[0092]言及图6，可根据如用于形成半导体的晶粒的各个层所要求的金属互连层201a、201b、以及201c形成一或多个金属互连层。亦即，可对应多个晶粒的各层(例如:M1、M2、...Mn层)形成根据201a、201b、或201c的金属互连层。然而，虽然如金属互连层201a、201b、或201c所述，只要各金属互连层内的虚拟VIA皆垂直连接金属互连层内的虚拟金属线至更低金属互连层的金属线，并且只要各金属互连层内的虚拟金属线皆侧向连接金属互连层内的虚拟VIA，附加金属互连层便可具有不同数目的虚拟VIA、不同间距的虚拟金属线、通过虚拟金属线形成的不同图型等。或者，金属互连层内的虚拟VIA可通过直接位于该层下面的金属互连层，而不是连接至下面的第二、第三、第四等金属互连层的多条金属虚拟线。
[0093]举例来说，形成金属互连层201η作为最终金属互连层，如图6所示。金属互连层201η形成于其中的介电质207η可与半导体晶圆内形成对应晶粒层时使用的介电质(亦即ILD)相同。金属互连层201η包括多个虚拟VIA 203η。多个虚拟VIA 203η垂直连接至更低金属互连层的多条虚拟金属线(为便于说明而未图示)。可根据用于形成VIA的任何习知处理形成虚拟VIA 203η。虽然是以两两成群的方式说明，但仍可将一或多个虚拟VIA 203η分组在一起。再者，虚拟VIA 203η的数目可与更低金属互连层201a、201b、以及201c的虚拟VIA的数目相同或不同。
[0094]金属互连层201η更包括多条虚拟金属线205η。多条虚拟金属线205η可由诸如Cu或Al等金属构成。如虚拟金属线205a、205b、以及205c，多条虚拟金属线205η可由与对应于半导体晶圆内的金属互连层201η(例如:Μη金属布线层)同层级的布线层相同的金属构成。可按照对应金属布线层的最小间距、或可按照大于最小间距的间距形成多条虚拟金属线205η。再者，可在半导体晶圆的晶粒之间的实质全部的区域各处形成虚拟金属线205η。举例来说，可在禁区除外的半导体晶圆内多个晶粒之间的每一处形成多条虚拟金属线 205η。
[0095]金属互连层201η内的多个虚拟VIA 203η垂直连接多条虚拟金属线205η至更低金属互连层的虚拟金属线。再者，多条虚拟金属线205η侧向连接金属互连层201η内的多个虚拟VIA 203η并且互相侧向连接(例如:交会)。因此，具有多个虚拟VIA 203η及多条虚拟金属线205η之金属互连层201η形成一层虚拟金属结构，该层虚拟金属结构在半导体晶圆内的晶粒之间形成切割道。
[0096]言及图7，取决于半导体晶圆的晶粒的要求，顶层301可为最终、顶端金属互连层或可为金属层。若是顶端金属互连层，则可在诸如半导体晶圆内的晶粒中形成对应层时使用的相同介电质(亦即ILD)等介电质307中形成顶层301。若是金属层，则顶层301可为诸如Cu或Al等构成的金属层。在任一例子中，顶层301可包括多个虚拟VIA 303。多个虚拟VIA 303连接至金属互连层201η的多条虚拟金属线205η。可根据用于形成VIA的任何习知处理形成虚拟VIA 303。虽然多条虚拟金属线205η上方是以两两成群的方式说明，但各虚拟金属线205η上方仍可形成有一或多个虚拟VIA 303。再者，各虚拟金属线205η上面的虚拟VIA 303的数目皆可与各虚拟金属线205η下面的虚拟VIA 203η的数目相同或不同。
[0097]顶层301更包括多条虚拟金属线305。多条虚拟金属线305可由诸如Cu或Al等金属构成。如虚拟金属线205η，多条虚拟金属线305可由与对应于半导体晶圆内的顶层301同层级的布线层相同的金属构成。可按照晶粒内对应金属布线层的最小间距、或可按照大于最小间距的间距形成多条虚拟金属线305。再者，可在半导体晶圆的晶粒之间的实质全部的区域各处形成多条虚拟金属线305。举例来说，可在禁区除外的半导体晶圆内多个晶粒之间的每一处形成多条虚拟金属线305。或者，多条虚拟金属线305可为根据与形成半导体晶圆晶粒金属接触部相同的程序形成之多个虚拟金属接触部。
[0098]顶层301内的多个虚拟VIA 303垂直连接多条虚拟金属线205η至多条虚拟金属线305。再者，多条虚拟金属线305侧向连接顶层301内的多个虚拟VIA 303并且互相侧向连接(例如:交会)。因此，具有多个虚拟VIA 303及多条虚拟金属线305的顶层301形成一层虚拟金属结构，该层虚拟金属结构在半导体晶圆内的晶粒之间形成切割道。
[0099]言及图8，图8根据例示性具体实施例，说明半导体晶圆801的平面图。半导体晶圆801包括根据以上关于图1至7所述程序形成的虚拟金属结构803。下面参阅图9Α至9D详细说明并描述虚拟金属结构803的一部分805。
[0100]半导体晶圆801更包括晶粒807。虽然仅说明四个晶粒807，但本领域技术人员会了解半导体晶圆801可包括各种数目的晶粒807。根据前述，介于晶粒807之间的虚拟金属结构803形成用以隔开晶粒805的水平及垂直切割道809。
[0101]间隙811介于晶粒807与虚拟金属结构803之间，并且切割道监测区813位于虚拟金属结构803内。间隙811及切割道监测区813为上述禁区的实施例。
[0102]通过在晶粒807与虚拟金属结构803的多个虚拟VIA及/或多条虚拟金属线之间形成介电质，可在关于图1至7所述的程序期间形成间隙811。
[0103]切割道监测区813可在隔开半导体晶圆801内的晶粒807时用于定位并遵循切割道809。如上所述，关于图1至7论述的程序所形成的虚拟金属结构803可包覆半导体晶圆801的实质全部的区域，但晶粒807、间隙811、以及切割道监测区813的区域除外。
[0104]图9A至9D根据例示性具体实施例，说明虚拟金属结构803的金属互连部分805a至805d。图9A说明图8的虚拟金属结构803的一个金属互连层部分805a。金属互连层部分805a包括水平虚拟金属线901a及垂直虚拟金属线901b。水平虚拟金属线901a可垂直于垂直虚拟金属线901b。再者，水平虚拟金属线901a与垂直虚拟金属线901b可在两者的交会处连接。
[0105]图9B说明虚拟金属结构803具有水平虚拟金属线903a及垂直虚拟金属线903b的类似金属互连层部分805b。水平虚拟金属线903a亦可垂直于垂直虚拟金属线903b。再者，水平虚拟金属线903a与垂直虚拟金属线903b可在两者的交会处于接面区903c连接。接面区903c可具有比水平虚拟金属线903a及垂直虚拟金属线903b的宽度更大的宽度及长度。
[0106]图9C说明具有下斜虚拟金属线905a及上斜虚拟金属线905b之金属互连层部分805c。根据金属互连层805c，下斜虚拟金属线905a可与上斜虚拟金属线905b以诸如60度及120度等非九十度夹角交会。然而，交会处的夹角可改变而不会脱离本发明披露之精神及范畴。
[0107]图9D根据金属互连