技术编号:6897307
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种集成电路测试,特别是关于晶圆允收测试(WAT)、制禾呈控制监控(PCM)及其它研究与开发(R&D)测试 需求的集成电路晶圓基板上的参数测试线结构。背景技术在集成电路制造中,半导体晶圓于相邻晶圓晶粒间的切割道区 域内典型地包含多条测试线。每一条测试线包含"i午多待测装置 (Devices Under Test; DUTs ),其通常与在晶圆晶4立区》或内用于形 成集成电^各产品的结构相似。待测装置通常与功能'性电鴻"吏用相同 制程步骤,...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。