技术编号：6939944
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于集成电路领域，具体涉及一种基于嵌套式准二阶随机配置法的工艺偏 差下互连线寄生电容提取方法。背景技术在集成电路制造工艺进入纳米尺度以后，互连线成为决定电路性能和可靠性的决 定性因素，互连线寄生效应对电路性能的影响已经成为电路设计者必须考虑的重要因素之 一 [1’2]。在纳米工艺下，光刻、刻蚀、抛光过程中的工艺偏差造成了互连线几何尺寸的偏差， 导致了互连线寄生电学参数的变化。几何参数偏差使得传统的互连线寄生参数提取无法准 确的估计互连线寄生参数，从而...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。