技术编号:6940518
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及集成电路,且特别涉及堆叠及对位多个集成电路的方法及系统。 背景技术在半导体工艺中,经常需要精确堆叠及结合两个或以上的集成电路芯片或晶片。 进行对位及堆叠时必需在具有高度精准度的状况下被施行,以避免损伤该芯片或晶片。如 图1所示,在传统使用“凸块对凸块”的结合工艺中,在第一芯片或晶片的一系列凸块或突 出部与第二芯片或晶片对应的一系列凸块或突出部进行对位及结合。请参照图1,该传统工 艺不具有任何可确保两芯片或晶片进行合适的机械对位的手段,因此需要一具...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。